Устройство адресации памяти
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1238072
Автор: Николайчук
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 38072 9) 9/36 КИЕ ИЗОБРЕТЕНИМУ С 8 ИДЕТЕЛЬСТВУ ОПИСА К АЮТОРСКО ПАИЯТ 4 УСТРО СТВО ь ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Отделение Всесоюзного научноисследовательского проектно-конструкторского н технологического института источников тока Научно- прои водственного объединения "Квант" (72) О.И.Николайчук(56) Авторское свидетельство СССР В 991427, кл. С 06 Р 9/36, 1983.Авторское свидетельство СССР В 1160409; кл. С 06 Р 9/36, 1984.(57) Изобретение относится к области вычислительной техники, Целизобретения - повышение быстродействия. Устройство содержит дешифратор адреса, дешифратор командперехода, два регистра, триггер,элемент задержки, элементы И и ИЛИ,а для достижения цели введены до.полнительно элемент ИЛИ, два элемента НЕ, триггер, одновибратор,третий регистр с соответствуюшимисвязями. Изобретение может бытьиспользовано при создании микропроцессорных систем с большим объемомпамяти, а также микропроцессорныхграфических систем отображения информации, 1 ил, 1238072Изобретение относится к вычислительной технике и может бытьиспользовано при создании микропроцессорных систем с большим объемомпамяти, а также микропроцессорныхграфических систем отображения информации,Цель изобретения - повышениебыстродействия.На чертеже представлена функциональная схема устройства.Устроство содержит выход 1 младших разрядов адреса устройства, дешифратор 2 адреса, вход 3 младшихразрядов адреса устройства, информационный вход 4 устройства, дешифратор 5 команд перехода, регистры6,7 и 3, выход 9 старших разрядовадреса устройства, элемент ИЛИ 10,триггер 11, элемент 2 задержки,элемент И 13, элемент ИЛИ 14, триггер 15, элемент И 16, элемент НЕ 17,одновибратор 18, входы 19 признаказаписи информации 20, признака чтения информации устройства, адресныйвыход 21 устройства, вход 22 признакаперехода в другой куб памяти устройства, элемент НЕ 23, входы 24признака старших разрядов адресаустройства, 25 сброса устройства,входы .и выходы 26 - 36 устройства.Устройство работает следующимобразом.Дешифратор 5 выделяет команды,приведенные в табл.Предполагается, что адресное пространство блока памяти разбито на разделы (кубы), каждый из которых можетадресоваться посредством младшихразрядов адреса,Устройство может работать в двухрежимах: программного перехода изадресного пространства одного куба вдругой, и быстрой пересылки информации из одного куба в другой, припрограммном нахождении в одном и томже кубе памяти,Выбор режима осуществляется дешифратором 5 команд перехода, так как при появлении трех первых команд (см, табл.1) на первых трех выходах цешифратора 5, а следовательно, и на выходе 26 первого элемента ИЛИ 10 1 оявится "1", что соответствует первому режиму, а при появлении на шине данных четвертой и пятой команд (см. табл.1) на соответствующих выходах дешифратора 5 и выходе 27 второго 5 0 15 20 25 ЭО Э 5 45 50 55 элемента ИЛИ 14 появится "1", чтосоответствует второму режиму,Первый режим. При включениипитания микроЭВМ или для повторногозапуска в микроЭВМ формируется сиг"нал "Сброс" 25, устанавливающий регистры 6;7 и 8 в нулевое состояние.Одновременно на входе 3 устанавливается нулевой начальный адрес, и навыходе 9 также нулевой адрес. Такимобразом, при пуске микроЭВМ она начинает выполнение программы, записанной в первом кубе памяти, адрес которого равен 001 ЬПрограммный переход реализуетсяпри появлении на шине данных первыхкоманд из табл. 1,В табл. 2 на примере фрагментапрограммы показан процесс переходаиз куба 0 в куб М и обратно.Для перехода из куба 001 В ОНнеобходимо в определенном месте основной программы записать в аккумулятор микропроцессора (А)код ОИпо команде ИУ 1 (или другой) и вывести содержимое А в регистр 6 садресом Е по команде ОПТ (см, табл.2адреса ХХХХ - ХХ 42). При этом привыполнении команды ОПТ в первом машинном цикле микропроцессор далееМП) читает команду, во втором - читает адрес, а в третьем - выдает навход 3 адрес 2, на вход 4 - код ОЯа на вход 24 - сигнал "Запись В/В",при этом на первом выходе дешифратора адреса 2 по совпадению сигнала"Запись В/В" 24 и кода Е на входе 3появляется "1" - 30, по переднемуфронту которой в регистр 6 пишетсякод ОИ - 36. При выполении следую 16щей команды САЬЬ АГТРК в первом машинном цикле ИП считывает с входа 4код команды САЬЬ:СВ , при этом этотже код поступает на вход дешифратора5 команд перехода и по совпадению ссигналом первого машинного цикла Мвхода 22 на первом выходе дешифратора 5 появится положительный импульс,который через элемент ИЛИ 10 поступит на вход 26 первого триггера 11 ипо заднему фронту установит триггерв , который с задержкой (на элементе 12) большей, чем время наступления второго машинного цикла, поступит на вход 28 элемента И 3, в остальных циклах команды САЬЬ ПИ выполняет свои штатные обязанности,При приходе любой следующей командына второй вход элемента И 13 по входу1238022 первого машинного цикла такжепоступит "1", которая пройдет черезэлемент И 13 и полинии 29.сброситпо переднему своему фронту триггерв "0" и запишет код ОГ 1 с входов36 в регистр 7, при этом (так какна входе 31 присутствует "1" и небыло обращения к триггеру 15) кодОГ 1 появится на выходе 9, т.е. следующую команду МП будет выполнять 1 Оуже в кубе ОГ 1, .Возврат в исходный16куб происходит аналогичным образом.Второй режим реализуется при появлении на входе 4 четвертой и пятойкоманд перехода (см. табл.1).Процесс быстрой пересылки показан на примере фрагмента программыпересылки из куба 00 в куб ОМ,(см. табл.3),20Для осуществления быстрой пересылки данных необходимо определитькуб, в который будет осуществлять.ся пересылка, для этого в основнойпрограмме формируется в А код кубаперехода ОК(например с помощью1 ькоманды МЧ 1) и по команде 011 Т записывается в регистр 8 с адресом Ь,при этом во втором цикле команды перехода (Г 14) МОЧ Г 1,А формируется "1"на выходе 34 второго элемента И 16,которая на время М 4 открывает третий регистр 8, выставляя тем самымвременный суперадрес.Процесс происходит следующим образом. При появлении одной из команд 35МОЧ М,А или МОЧ А,М на выходе 27 второго элемента ИЛИ 14 появляется "1",по заднему фронту которой триггер 15устанавливается в "1", которая посту-.пает на второй 33 вход второго элемента И 16, на первый вход которогопоступает сигнал М 1, а на выходе 34формируется открывающая "1", поступающая на вход управления выдачейрегистра 8. Сброс триггера 15 осуществляется выходным сигналом одновибратора 18, .срабатывающего по заднемуфронту сигнала 34,Формулаизобретения 50Устройство адресации памяти,содержащее дешифратор адреса, дешифратор команд перехода, два регистра, триггер, элемент задержки, два эле мента И и элемент ИЛИ, причем адресный выход устройства подключен к входу младших разрядов адреса уст 72 4ройства и к входу дешифратора адреса, первый выход которого подключен к синхровходу первого регистра, информационный вход, вход установки в и 110 и выход которого подключен соответственно к информационному входу устройства, входу сброса устройства и к информационному входу второго регистра, синхровход и вход установкии 11в 0 которого подключены соответственно :к выходу первого элемента И и к входу сброса устройства, информационный вход которого подключен к входу дешифратора команд перехода, первая группа выходов которого подключена к входам первого элемента ИЛИ, выход которого подключен к счетному входу первого триггера, выход которого через элемент задержки подключен к первому входу первого элемента И, второй вход и выход которого подключены соответственно к входу признака перехода в другой куб памяти устройства и к входу установки в "0" первого триггера, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в ,него введены второй элемент ИЛИ, два элемента НЕ, второй триггер, одновибратор, третий регистр, причем вход признака перехода в другой куб памяти устройства подключен к входу выборки дешифратора команд перехода и через первый элемент НЕ к первому входу второго элемента И, второй вход и выход которого подключены соответственно к выходу второго триггера и к входу выборки третьего регистра, информационный вход, вход установки в "О" и синхровход которого подключены соответственно к информационному входу устройства, входу сброса устройства и второму выходу дешифратора адреса, стробирующий вход дешифратора адреса подключен к входу признака наличия старших разрядов адреса устройства, входы признаков записи и чтения являются выходами признаков соответственно записи и чтения устройства, вторая группа выходов дешифратора команд перехода подключена к входам второго элемента ИЛИ, выход которого подключен к счетному входувторого триггера, вход установки в "0" которого подключен к выходу одновибратора, выход второго элемента И подключен к входу одновибратора, через второй элемент НЕ - к входу выборки второ1238072 го регистра, выход которого объединен с выходом третьего регистра и Т а блица 1 Мнемоника Код Комментарии 1 ИР АЭЬК СД,САЬЬ АЗМЖ 7 Е 1 б МОЧ А, М Мнемо- Операнд КомментариикодХХ 40 МЧХ 00 А,О 00 ХХ 42 ОЦТ ХХ 44 САЬЬ ОК АК)К ОН УУ 40 А,ОО ОН УУ 42 ОПТ ОН УУ 44 КЕТ 00 УУ 47 Здесь и далее адреса даны условно. КЕТМОЧ М, А Супер- Адресадрес ХХХХХС 9, 7 б подключен к выходу старших разрядовадреса устройства. Безусловный переходна адрес А 1 Н)К Переход на подпрограмму с адреса АВ 11 К Возврат из подпрограммы Запись содержимого Апо адресу М Загрузка А содержимымадреса М Табли ц а 2 Основная программа Код куба памяти ОБзаносится в аккумулятор (А) Содержимое А записывается в регистр 6с адресом 2 АГТРК Переход в куб ОЮб с адреса АВЭКВыполнение программыв кубе Код исходного куба 001 бзаносится в А Код заносится в регистр 6 Возврат в куб 00СбОсновная программа1238072 Супер- Адрес Цикладрес Мнемокод Операнд Комментарии Основная программа 00 А,ОМ1,Код куба ОМ записы 16вается в А ХХ 40 00МЧ 1 ХХ 42 00 ОПТ А,КК ХХ 63 00 МЧ 1 ХХ.65 М МОЧМ 4 М,А ХХ 68 фЗдесь и далее адреса даны условно,Составитель М.СилинТехред М.Ходанич Корректор Т Кол дактор М.Товт ное Тираж 67 По ИИПИ Государственного комитета СС делам изобретений и открытий Москва, Ж, Раушская наб., д.Заказ 3292/4 4/5 113035 ское предприятие, г.ужгород, ул.Проектная 00 ОМ 00 изводственио-полиграфи 8Таблица 3 Содержимое А заноситсяв регистр 8 формирование в А данных КК Процесс пересылкиОсновная программа
СмотретьЗаявка
3774989, 25.07.1984
ОТДЕЛЕНИЕ ВСЕСОЮЗНОГО НАУЧНО-ИССЛЕДОВАТЕЛЬСКОГО ПРОЕКТНО КОНСТРУКТОРСКОГО И ТЕХНОЛОГИЧЕСКОГО ИНСТИТУТА ИСТОЧНИКОВ ТОКА НАУЧНО-ПРОИЗВОДСТВЕННОГО ОБЪЕДИНЕНИЯ "КВАНТ"
НИКОЛАЙЧУК ОЛЕГ ИГОРЕВИЧ
МПК / Метки
МПК: G06F 9/36
Опубликовано: 15.06.1986
Код ссылки
<a href="https://patents.su/5-1238072-ustrojjstvo-adresacii-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство адресации памяти</a>
Предыдущий патент: Микропрограммное устройство управления
Следующий патент: Контролируемый сумматор
Случайный патент: Рабочий орган культиватора