Устройство для контроля оперативной памяти

СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧ ЕСНИРЕСПУБЛИК О 11 С 29/О,-, 11ф 4 С г ировани ХОД о о сумма Ь 1 СОЕ ен аторо м подка о счетч тчи оеди ого счетч штеин етч алого инфо,мационн Г е и оды суь нато УППЬ ПО ов по и в по мод;т 1 срвои -р лючены кулю два да м)тт льыми вьходгера и су ходарой ато съ од ами уст матора являются 1 ства, в"ц -шкодыдваги1 С пс модулю 1 о выход зния ус-,.оответстнен ПИСР, СЧ 1 пТЫВ вляютсяорки иа,ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЭО Н АВТОРСКОМУ/ СВИДЕТЕЛ(71) Всесоюзный ордена Трудового Красного Знамени научно-исследовательский, проектно-конструкторский и технологический институт реле- строения(56) Электронная промьш 1 ленность, 1977, У 2, с. 20-24.Авторское свидетельство СССР 11 947913, кл. С 11 С 29/00, 1980, (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОПЕРАТИВНОЙ ПАМЯТИ, содержащее сигнатурный анализатор, информационный вход которого является входом устройства, а синхровход подключен к выходу генератора и синхровходу первого счетчика, дешифратор, о т л ич а ю щ е е с я тем, что, с целью повьппения достоверности контроля в него введены триггер, второй и третий счетчики, первая и вторая группа сумматоров по модулю два, сумматор по модулю два и блок формирования данных, причем первый и второй выходы первого счетчика подключены соответственно к Р-входу и С-входу триггера, а третий выходсоединен с синхровходом второго счетчика и входом стр шифратора, одни из в го подключены к входам модулю цва, другие вых с первыми входами сумм дулю два первой группь клю тены к выходам втор сицхровход третьего сч нен с входом сбооса вт ка и с соответствующим выходом дешифратора, выходы первой группы третьегс счетчика подключены к первымвходам сумматоров по модули два второй группы, однц иэ выходов третьего счетчика ","единены с вторымтретьим входами блока формирования,цанных, а другой выход подключен квторым входам сумматоров по моцулюдва второй группы и к управляющемувходу сигнатурного анализатора первый вход блока формирования данныхсоединен с выходом старшего разряда а, а выход являетсяустройства)пердтивной памяти изобретения является пэвьЦелью еИе доставернос".и контроля.На чертеже представленд схема устрайствя для контроля Оперативной Я ТЯК(Е Ко"1)ОГИЗ)т,ЕУс СПС)Б ИБЬ)ЧДпамять 2,УСтрОйСтВО рабатдЕТ СЛЕДЮт;ИЫ Об -т) Э ЗОМ,Синхросигналы с Генераторазапускают ттсрвый счетч,п( 2, Т;цс кдк ИНФОмдтзия в -риггер 1 записывяетс: по переднему ранту пд его синхоотхг)тто . ТО БЫХОД 1 ой СИГНЯЛ Т)ИГТЕОЭ т РЕ - ;."ТДВГс с г О)01,;)ИН)ттьй )Э ОП "ДКТ Ь 1 ХОПой С И" тДЛГО т)ДЗГ т ПЭ ттср)гтт 0 сттетттикэ 2 т( по-тт -,те ,. - я)реднО 1 инверси егс )дз 5 О:;, т 3.) "Мт г)РО)ГтС С, Н,.;. Э .;)3,)- -т,П 0С 1".; С;Д О Гт:,3 Э Э Ь ИЕ Ц. т ЯГо базово" о ЯДРесд Ри Д)ст;:,з; - .5ИМ СОСТС 5.г 5 д гс П "рсдс 53 с,СИГНЭЛОМ С 12-го )т:ХатЯ дс)В;(,ра. Кс Горлй ):;10 з)еьет 3(ин ср т( итР(ЕТ "г: - :;1 Й ,:ЧЕТЧИК 9 Т - П)0 Сд)1 смен;. базового адреса, 1 ас ол:Ку ИХ С Грсбо . Ксд Ь сс 1 ИНЭЕТСя т 1) .УЛВом сос. 05 Пии Б торо О сче Гчикся са еши)рдтор 7 строб руется при н,памяти.Устройство содер)кит генератор 1, ПЕОВЫй СчптЧИК 2, трИГГЕр и. С: ПСМЭТОРЬ (0 ЬОдЛЮ Два ПЕГ)БОИ ": т сгорай 5 групп, .Второй счетчик ,), цсшис)рятор 7, сумматор 8 по мсдулю два твс Тт и СтЕтттткб ПОК т Г) (т)СотгБв ЭНЯ т 1тгг т 3 ГН,ттРНТ т 1;Гтт .с(, и;Ив с из;Зг)сруЕС т 0;-т-.: г)т;ЭбаЗСВОЬУ а,):рсеу , ОбССПЕс 1.:ЭЕтС;.-)егсФ тпосиРОБЯННЯ г 1 епНЬРэтОРс СОСТ 05 БИЕМ ВСЕХЦ гс 0 П Е. С П ) 0 Б Е -ет;япий (." Г)11 ИЕтнытдрв(-ОБ -Четыре прохода адресного пространства в одном направлении разли.чаются тем, какие данные заносятся в накопитель при двух операциях ЗАПИСЬ для одного базового адреса. При первом проходе (нулевой начальный фон) первая операция ЗАПИСЬ - ЗАПИСЬ 1, вторая - ЗАПИСЬ О, Следовательно, фон не изменяется, При втором проходе первая ЗАПИСЬ - ЗАПИСЬ 1, ЗО вторая - тоже ЗАПИСЬ 1. Фон, следовается инкрементацией третьего счет-,чика 9, после чего весь описанныйцикл повторяется, Третий счетчик 9обеспечивает полное прохождение адресного пространства, При этом четыре раза осуществляется перебор базовых адресов в прямом направлении садреса О до адреса 11-1, а следующиечетыре раза в обратном - с адресаИдо адреса О, Реверс адресов осуществляют сумматоры 5 по модулю двавторой группы, При состоянии сигнала на их объединенных вторых входах"нуль" сумматоры по модулю два осуществляют прямую, а при состоянии"единица" - инверсную передачу информации с их первых входов на вы 1 ходы,О1520 вательно, инвертируется, В третьемпроходе первая операция ЗАПИСЬ - ЗАПИСЬ О, вторая - ЗАПИСЬ 1, В четвертом проходе первая операция ЗАПИСЬЗАП 11 СЬ О, вторая - то же,Таким образом, четыре проходаобеспечивают полную последователь.ость данных и циклическое изменениефона, Требуемые входные данные вырабатываются блоком 1 О формированияданных в зависимости от состоянийразрядов и, (п+1) третьего счетчика 9(несут информацию о номере проходаадресного пространства) и старшегоразряда второго счетчика 6 (несетинформацию о номере операции ЗАПИСЬдля неизменного базового адреса),поступающих на его входы. Сигнал свыхода блока 10 формирования адресапоступает на вход данных тестируемойоперативной памяти 12,Так как выход и+2-го разряда третьего счетчика 9 является сигналомСТАРТ/СТОП для сигнатурного анализатора 11, регистрирующего информациюна выходе тестируемой оперативнойпамяти 12, то последняя проверяетсяпри всех восьми проходах адресногопространства. При этом регистрацияосуществляется по каждому синхроимпульсу генератора ,орректорОбруча л еда ан 64 ск а илиал ППП Патент", г. Ужгород, ул. Проектна 7 Тираж 544 ВНИИПИ Государственного кпо делам изобретений "и 113035, Москва, %-35 Раув Пскатета СССРоткрытий