Устройство для контроля памяти

СОЮЗ СОВЕТСНИХСОЦИАЯИСТИЧЕСНИХРЕСПУБЛИН аю ав 350 011 С 2 ПИСАНИЕ ИЗОБРЕТЕНИЯ(прототип). В. Долгушев,иков и В.В. Четут электронн идетельство ССС 2900, 1980. тельство СССР 29/00, 1981 СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯПАМЯТИ, содержащее блок управления,многоканапьный генератор простейшихпотоков, блок местного управления,выхбды которого являются выходамиустройства, блок сравнения и блокиндикации, о т л и ч а ю щ е е с ятем, что, с целью повышения достоверности контроля за счет возможности изменения вероятности обращенияк элементам памяти, в него введеныблок задания адресов, накопитель и.блокстатистической обработки, причем адресные входы накопителя соединены с выходами первой группы многоканального генератора простейших потоков и с одними выходами блока управления, информационные входыс выходами блока задания адресов,управляющий вход накопителя соединен с первым выходом блока управления, а его выходы - с входами пер-.вой группы блока местного управления, входы второй группы которогоподключены к выходам второй группымногоканального генератора простейших потоков, а управляющий вход -к второму выходу блока управления,информационный вход блока статистической обработки является входомустройства, его управляющий входсоединен с третьим выходом блокауправления, а выходы - с одними входами блока сравнения, другие входыкоторого подключены к другим выходам блока управления, управляющийвход - к четвертому выходу блокауправления, а выходы - ко входамблока индикации, управляющий входкоторого соединен с пятым выходомблока управления, шестой и седьмойвыходы которого подключены соответственно к управляющим входам многоканального генератора простейшихпотоков и блока задания адресов.роля. адресов, не изменяя при этом экспо-ненциального характера вероятностиобращения. Это приводит к тому, чтов случае большой информационной емкости контролируемого блока памятидля достижения достаточно высокойдостоверности контроля работоспособности запоминающих элементов,вероятность обращения к которым относительно мала, необходима весьмабольшая длина тестовой последовательности, что приводит к увеличениювремени контроля, Кроме того, вызывает значительные трудности определение эталонной величины расхожденияматематического ожидания и дисперсиивыходной последовательности,Цель изобретения - повышение достоверности контроля за счет возможности изменения вероятности обращения к элементам памяти.Поставленная цель достигаетсятем, что в устройство для контроляпамяти, содержащее блок управления,многоканагцьный генератор простейшихпотоков, блок местного управления,выходы которого являются выходамиустройства, блок сравнения и блокиндикации, введены блок задания адресов, накопитель и блок статистической обработки, причем адресныевходы накопителя соединены с выходами первой группы многоканальногогенератора простейших потоков и содними выходами блока управления,информационные входы - с выходамиблока задания адресов, управляющийвход накопителя соединен с первымвыходом блока управления, а его выходы - с входами первой группы блока местного управления, входы второйгруппы которого подключены к выходам второй группы многоканальногогенератора простейших потоков, ауправляющий вход - ко второму выходу блока управления, информационныйвход блока статистической обработкиявляется входом устройства, его управляющий вход соединен с третьимвыходом блока управления, а выНаиболее близким к изобретению по технической сущности является устройство для контроля памяти, содержащее блок местного управления35 ,входы которого соединены с выходами каналов многоканального генератора простейших потоков, выходы - с соответствующими входами блока па 40 мяти, а контрольный выход - с первым входом статистического анализатора, второй вход которого соединен с выходом блока памяти, а выходы в . с соответствующими входами блока срав 45 нения, выходы которого соединены с информационными входами блока индикации, и блок управления, вырабатывающий в соответствии с программой контроля управляющие сигналы для генератора, блока местного управления, статистического анализатора и блока индикации 2. Работа этого устройства основана на подаче на адресные, управляющие и информационный входы контролируемой памяти простейших потоков, определении математического ожидания и дисперсии выходной последовательности и их 10925Изобретение относится к запоминающим устройствам и, в частности, предназначено для входного функционального контроля. полупроводниковых оперативных запоминающих устройств 5 (ОЗУ) с произвольной выборкой.Известно устройство для контроля блоков памяти, содержащее контролируемый блок памяти, блок управления, генератор случайных чисел, схему 10 сравнения, формирователь кодов, эталонный блок памяти и датчик временных интервалов, В этом устройстве происходит запись в запоминающие элементы контролируемого и эталонного 15 блоков памяти случайных кодов, поступающих от генератора случайных чисел через формирователь, а затем считывание информации из обоих блоков и ее сравнение 1 3. 20Недостаток данного устройства состоит в неполном соответствии условий контроля объекта реальным условиям его работы, что снижает достовер. ность испытания. Кроме того, для пол ного выявления дефектов, связанных с распределением информации в блоке памяти, необходимо многократное повторение циклов записи."считывания, что приводит к увеличению времени 30 контроля. сравнении в рамках установленногодопуска, в результате чего делаетсязаключение о годности объекта контОднако в.известном устройстве не предусматривается воэможность изменения вероятности обращения к эле-. ментам памяти в зависимости от их1 О з 1 Оа ходы - с одними входами блока сравнения, другие входы которого подключены к другим выходам блока управления, управляющий вход - к четвертому выходу блока управления, а выходы - ко входам блока индикации, управляющий вход которого сае динен с пятым выходом блока управления, шестой и седьмой выходы которого подключены соответственно куправляющим входам многоканальногогенератора. простейших потоков и блока задания адресов,На чертеже представлена структурная схема устройства для контроляпамяти.Устройство содержит многоканальный генератор 1 простейших потоков,накопитель 2, блок 3 задания адресов, блок 4 местного управления,блок 5 управления, Блок 6 являетсяконтролируемым блоком памяти, Устройство также содержит блок 7 статистической обработки, блок 8 сравнения и блок 9 индикации,Адресные входы накопителя 2 соединены с выходами первой группы многоканального генератора 1 простейшихпотоков и с одними выходами блока 5управления, информационные входы -с выходами блока 3 задания адресов,управляющий вход накопителя 2 соединен с первым выходом блока 5 управления, а его выходы - с входами первой группы блока 4 местного управления, входы второй группы которогоподключены к выходам второй группымногоканального генератора 1 простейших потоков, управляющий вход - ковторому выходу блока 5 управления,а выходы - ко входам контролируемого блока 6 памяти, информационныйвход блока 7 статистической обработки соединен с выходом контролируемого блока 6 памяти, его управляющий вход соединен с третьим выходомблока 5 управления, а выходы с одними входами блока 8 сравнения, другие входы которого подключены к другим выходам блока 5 управления, управляющий вход - к четвертому выходублока 5 управления, а выходы - ковходам блока 9 индикации, управляющий вход которого соединен с пятымвыходом блока 5 управления, шестойи седьмой выходы которого подключены соответственно к управляющим входам многоканального генератора 1 про 15 20 25 30 35 40 45 50 55 стейших потоков и блока 3 заданияадре сав,Устройство работает следующим образам,С помощью органов управления устройства в блоке 5 управления задаются время контроля (время работымнагаканальйага генератора 1 простейших потоков), число повторений цикларабаты устройства и эталонные данные, предназначенные для сравнения с данными, определяемыми при стати,ческой обработке выходного потока,полученного в результате тестирования контролируемого объекта,Блок 5 управления в соответствии с программой контроля вырабатывает управляющие сигналы для многоканального генератора 1 простейшихпотоков, накопителя 2, блока 3 задания адресов, блока 4 местного управления, блока 7 статистической.обработки, блока 8 сравнения и блока 9 индикации.При поступлении управляющего сигнала ат блока 5 управления в блоке 3 задания адресов вырабатываютсяи записываются в элементы памятинакопителя 2 коды адресов в определенной последовательности, котораяотражает распределение вероятностиобращения к запоминающим элементамконтролируемого блока 6 памяти взависимости ат их адресов, характерное для реальных условий эксплуатации объекта контроляПри этом сигналы управления режимом считыванияв блок 3 задания адресов и режимомзаписи в накопитель 2 поступают иэблока 5 управления,В качестве блока 3 задания адресов мажет использоваться, например,постоянное запоминающее устройствос записанными в определенной последовательности кодами адресов илигенератор равномерно распределенныхслучайных чисел, Накопитель 2 представляет собой оперативное запоминающее устройство, в каждый элемент памяти которого записываетсяп-разрядный адресный код (и-числоадресных входов контролируемогоблока 6 памяти, равное числу адресных входов накопителя 2), причемколичества элементов памяти накопителя 2 равно количеству запоминающих элементов контролируемого блока 6 памяти, Таким образом, орга П 92568низация накопителя 2 аналогична органиэации контролируемого бпока 6 памяти с той разницей,что в элемент памяти накопителя 2 записываетсяи-разрядное слово, а в элемент памяти контролируемого блока 6 - один информационный бит,После записи в накопитель 2 кодов адресов управляющий сигнал от блока 5 управления запускает многоканальный генератор 1 простейших потоков, вырабатывающий (и+н) независимых простейших потоков, функция распределения каждого йз которыхвыражается какГЕ) 3 - егде Й - интенсивность или среднее число импульсов в единицу времени ).-го потока ( = 1,2,3п+ш).20и потоков поступают на адресные Входы накопителя 2, О и - на ш Вхо дов блока 4 местного управления. При этом иэ блока 5 управления в накопитель 2 поступают управляющие сигналы считывания кодов адресов иэ накопителя 2.Коды адресов из накопителя 2 и в простейших потоков от .генератора 1 поступают на входы блока 4 местного управления для формирования в соответствии с техническими характеристиками контролируемого блока 6 памяти временной диаграмьы адресных и управляющих сигналов (сигналов запи-. си-считывания, выбора микросхемы, 35 ,информационного сигнала на контра" лируемый блок 6 памяти. Кроме того, , в блоке 4 местного управления орга- низуется режим строчной регенерации для динамических ОЗУ. Таким образом, 4 О на входы контролируемого блока 6 памяти поступают простейшие потоки адресных и управляющих сигналов в соответствии с требуемой временной диаграммой. 45Случайный поток двоичных сигналов с выхода контролируемого блока 6 памяти поступает на вход блока 7 статической обработки, в котором происходит дискриминация длительностей временных интервалов между импульсами выходного потока, Блоком 5 управления задаются минимальное и максимальное значения для каждой из групп, по которым распределяюгся величины временных интервалов между импульсами потока, причем в данную группу попадает такой интервал, величина которого меньше максимальной, нобольше минимальной заданных для данной группы величии, В результате завремя контроля блока 6 памяти в блоке 7 статистической обработки накапливается ряд сумм, численно выражающих распределение временных интервалов в зависимости от их длин, Кроме того, в блоке 7 подсчитываетсяобщее число импульсов, поступившихэа время контроля с выхода контролируемого блока 6 памяти,Исправный блок памяти представляет собой регулярную структуру, поэтому композиция простейших потоковна адресных, информационном и управляющих входах контролируемогоблока 6 памяти обуславливает простейший .характер выходного потока, приэтом функция распределения выходного потока выражается какГ (с)=-е "аьБым1где 3 , - интенсивность выходногопотока,По истечении времени контроля посигналу с блока 5 управления данные,полученные в блоке 7 статистическойобработки, поступают в блок 8 срав"нения, в котором нормируются путемделения на общее число импульсов,поступивших за время контроля с выхода контролируемого блока 6 памяти,Нормированные данные сравниваютсяв пределах установленного допускас предварительно заданными значениями, поступающими из блока 5 управления, которые отображают эталонную Функцию распределения, и в зависимости от результатов сравненияблоком 8 сравнения на блок 9 индикации вырабатываются сигналы "Годен"и 9или Брак . Кроме того, по сигналамиз блока 5 управления эталонные инормированные значения поступаютиз блока 8 сравнения в блок 9 индикации, на экране которого совместностроятся эталонная и полученнаяфункция распределения,Описанный цикл работы предложенного устройства может быть повтореннесколько раз, Число повторенийзадается в соответствии с программой контроля в блоке 5 управления,причем в каждом цикле испытанияпоследовательность занесения кодовадресов в элементы памяти накопителя 2 меняется определенным образом,при этом моделируется ряд воэможТираж 575 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5Заказ 3262/36 Филиал ППП "Патент", г. Ужгород, ул. Проектная,7ных ситуаций, возникающих в реальных условиях эксплуатации контролируемого блока 6 памяти. Технико-экономические преимущества предложенного устройства по сравнению с прототипом, заключаются в осуществлении функционального контроля блоков памяти на их рабочих частотах в условиях, более приближенных к реальным условиям эксплуатации объектов контроля за счет возможности изменения вероятности обращения к элементам памяти в зависимости от их адресов, и в повышении достоверности контроля засчет статистической обработки полученного в результате тестирования 5 блока памяти выходного потока сигналов, определения функции распределения потока и последующего сравнения ее с эталонной. Все это позволяет повысить качество контроля блоков памяти и не только определятьработоспособность контролируемых блоков памяти, но также выявлять блокипамяти с параметрическими дефектамии потенциально ненадежные блоки,