Устройство для защиты информации в блоке памяти

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ОС 11 С 2 0 РЕТЕНИодновиброго напряж нен с вход торы,ния,ючи и дат ход которого нта развязки о сое м эл пе вым входом комп тора, выходрвому входувыход котороодом первого ото ого подкл н к первого одновиго соединен с атора, рвым в люча, причем в ратора подключ рого ключа, выхо ника питания под рым ам компаратор УДАРСТВЕННЫЙ НОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИЙ ТВО ДЛЯ ЗАЩИТЫ ИИФОРПАИЯТИ, содержащее вный источники питаные элементы, компа ыход второго одновибк первому входу вто д основного источключен к вторым вхои первого одновибра 80 10 ЩЯЩ тора н входу первого разделительного элемента, выход резервного источника питания соединен с входом второго разделительного элемента, выходы первого и второго разделительных элементов объединены и являются первым выходом устройства, управляющим выходом которого является выход первого ключа, отличающееся тем, что, с целью повьппения его на-. дежности, в него введены интегратор, элемент И, дополнительный источник питания,. вход которого соединен с выходом элемента развязки, и третий ключ, выход которого соединен с входом основного источника питания, причем выходы дополнительног источника питания подключены соответственно к входу третьего ключа и к вторым входам первого и второго ключей, второму входу второго одновибратора и первому входу элемента И, второй вход которого соединен с выходом второго одновибратора, а третий вход и выход являются соотетствеино управляющим входом и втовыходом устройства.1 ОВЬ ность.Наиболее близким техническим ре - шением к изобретению является устройство для защиты информации в бло ке памяти,. содержащее детектор порогового уровня сетевого напряжения, соединенный с компаратором, основной источник питания, выход которого соединен с другим входом компаратора входом первого аднавибратора и через диод - , в .,.;ыхоцом устройства резервный исо-;.ник питания - батарею, соединенный через диод с выходом устройства Два одновибратара и два;люча формирующие сигналы блокировки записи и считывания из ОЗУ и бло:иравки микропроцессора (ИП) .2Недостатком известного устройстваявляется то, что блок Формированиясигналов блокировки ИП и ОЗУ - одновибраторы и ключи - запитываются отбатарейного источника питания, чтовызывает нежелательный расход энергии батареи и сокращает срок ее.Спс,ьзования, а следовательно, уменьпает прсдолжительнасть хранения инФармацииКрое того,. известное устройствоворяр; ет сигнал блокировки ОЗУ безвременой задержки по отношению ксигналу блокиров-и ЬД, чта ма;-ет вызе ть не 11:зт.ОГ";чую Г 3 дооРу и 1 Оувюк.,фа э;., ц и - . при аварии пиаяя .зие надежности устройства.Наставленная цель достигается:-:м чта в стройство,цля защиты ин,1 цки в блока памяти солержащееосновная и резервный источники пита 30 4 э,:яразделительные элементь компааватар, однавибраторы, ключи и датчик 1Изобретение относится к вычислительной технике, в частности к запоминающим устройствам (ОЗУ), и можетбыть использовано в различных средствах вычислительной техники, которыекритичны к потерям инФормации в электронной памяти при аварийном пропадании или включении (выключении) сети переменного тока,Известны устройства для защитыинформации в блоке памяти Г3 и Г 2 1Одно из известных устройств содержит основной источник питания,резервный источник питания, например батарею, ключевые элементы, 15реле (1 ,Недостатками этого устройстваявляются низкая надежность и сложсетевого напряжения, выход которого соединен с входом элемента развязки и первым входам коьпаратора, выход которого подключен к первому входу первого одновибратора, выход которого соединен с первым входом первого ключа, причем выход втооого одновибратара подключен к первому входу второго ключа, выход основнога источника питания подключен к вторым входам компаратора и первого однозибратора и входу первого разделительного элемента, выход резервного истоника питания соединен с вхсдом второго разделительного элемента, выходь первого и второго разделительных элементов объединены и являются первым вь -устроиства, управляющим ыхадам которого является выход первого ключа, введены интегратор, элемент И дополнительный источник питания,. вход которого соединен с выходом элемента развязки, и третий ключ, выход которого соединен с входом основнаго источника питания, причем выходыдополнительного источника пита.-ияподключены соответственно к входутретьего ключа и к вторым входам пер-.вого и второго ключей второму входу второго аднавибратора и пе .вомувходу элемента И, второй вход которого соединен с выходам гтарого одновибратора, а третий вход и выходявляются соответственно управляюпимВХОДОМ И ьтОРЫМ ВЫХОДОМ УСтРОйстВа,На фиг, 1 изображена Функциональ -ная схема предложенного устройства:на Фг. 2 - временные диаграм ,поясняющие работу ус;"ойства:Предложенное устройства соде"-.жи г (щи 1основной 1 и дополнительный 2 источники питания, компаратар 3, первый 4 и вта 1 ой 5 оп.-.овнбратсры, интегратор с, червьЙвторой 8 глючи, элемент " 9 .;.зервный источник 1 О питая.я, наверОатаре 0 э мен ) 1 г ад- " "аю.и втораи ; вазген;телнементы, третий ключ 1 и да1 зсетевого напряжения, ,а; 5: эяти,микропроцессор (МП) : ,. а -:; - : -.1 пий вход 8 устройстваНа фиг г. показань р н;-,=; -- аграммы сетевого напря;кен.=. 3 :.:апряжения 20 на выходе до 1-чит.,го источника питания :л ояж,:на выходе Основного ис:;,чни-,ния, сигналы 22 блок ао:.Б,аессара и сигналы 2.; .";. "и(в микросекундах) задержек.Предложенное устройство работаетследующим образом.Входное переменное напряжениечерез датчик 15 (фиг.1) подается навход компаратора 3 и на вход дополнительного источника 2 питания, свыхода которого через ключ 14 поступает на вход основного источника 1питания. Источник 2 обеспечивает питание одновибратора 5, ключей 7 и 8,формирующих сигнал блокировки на вы"ходе элемента И 9, в рабочем режимев переходные периоды от рабочего режима в режим хранения и обратно - изрежима хранения в рабочий режим.Основной канал питания осуществля"ет питание компаратсра 3, одновисратора 4, интегратора 6 и блока 16 памяти и все логические схемы МП 17в рабочем режиме,При нормальчом Функционировании вычислительного устройства, когда сетевое напряжение в допустимых пре 10делах (220 В - 7), сигналы блоки 15ровки МП 17 и блока 16 с Выходов ключа 7 и элемента 9 имеют уровень логической 1 , т.е. являются разре 91 17 ЗО шающими для работы МП 17 и блока 16 памяти. Интегратор 6 обеспечивает в еменную задержку появления сигнала Л скировки блока 16 памяти по отношению к сигналу блокировки МП 17 на 35 время, необходимое для свертывания микрокоманды. При пропадании напряжения сети или снижении его ниже допустимого уровня (например 187 В), заданного настройкой компаратора 3, одновибратор 4 через ключвырабатывает сигнал блокировки (логический "0 ), который является запрещающим для работы МП 17. С задержкой, необходимой для окончания операции в МП 17, одновибратср 5 и ключ 8 формируют сигнал блокировки блока 16 памяти, поступающий на один из входов элеменО та И 9. на вход 18 которого подается управляющий сигнал с выхода блока .6 памяти, С выхода элемента И 9 снимается сигнал логический "0, который блокирует работу блока 6, При 55 этом сдновибратор 5, ключи 7 и 8 и элемент И 9 Формирующие сигнал блокировки, питаются от маломощного 04источника 2 питания (+5 В деж.), который включается раньше и вьгключается позже основного источника 1, питающего логические схемы МП 17 и блока 16, тем самым обеспечивая за- щиту ичфсрмации в блоке 16 (ОЗУ) при переходных пропессах. При дальнейшем снижении сетевогс напряжения или провалах напряжениякогда напряжение на контакте питания элемента память пснизится до уровнянапряжения источника О питаниясатареи, т.е. ".,С=Ебгт,. блоки;-,; ".гыйг блок 16 (ОЗУ) перейдет врежим хранения информации,.ри восста.Овлснии сетев;:Гс напря;,с:;.я после провала или Возрастаниис;.гге допустимого уровня (например,8 В) включается источник 2 питания(+5 В деж.) и с задержкой - основной источник 1 питЯния.Одновисратор4 и ключ 7.,переходят в состояниелогической 1",. в результате снимается блокировка с МП 17, Соответственно одновибратор 5, ключ 8 и элементИ 9 переключаются, причем на выходеэлемента И 9 - инал логическойБлох 16 разблски ется и переходитв рабочий режи . Указанная последсвателькссть переключения источпков питания и сигналов блокирсвк. обеспечивает непрерьгьное питание блока памяти и тем самым ссуществляе. защиту от потерь формации в ОЗУ при аварии или коммутациях сети переменногс тока.Использование новых элементов интегратора, элемента И и дополнительного источника питания в предлагаемом устройстве повышает надежкость по сравнению с известным уст- РСИСТВСМ ТЯК Ка Вс ПЕРВЫХ С О мощьз интегратора создается временная задержка между сигналами блокировки МЛ и блс а памяти (ОЗУ) с тем,. чтсиш г.редупредить МП Об ЯВЯрии пи - тания к дать возможность завершить предьдуцуя операцию дс обращения ОЗУ,Кроме того, на элементе И завершяется фсрмирОВяние сигнала блокировки ОЗУ синхронизированное с обра-. щением к ОЗУ, Введение малсмощ;:ого дополнительного источника питания с временным опережением при включении (вьгключении) основногс источника пи1084904 4 тания повышает надежность зациты информации и сохраняет энергетическийресурс резервного источника питаниябатареи,Технико-зкономическое преимущество предложенного устройства заключается в более высокой надежности по сравненко с известньи.