Устройство для контроля блоков памяти

(56) 1. Авторское свиде В 235108, кл, С 11 С 292. Авторское свидете У 612287, кл. С 11 С 29 (прототип),ельство СССР00, 1967.ьство СССР00, 1975 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) УСТРОЙСТВО,ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ, содержащее адресный счетчик, выходы которого являютсяветствующими выходами устройства,первый сдвиговый регистр, установочные входы которого являются однимивходами устройства и подключены кодним из входов блока сравнения, выход первого сдвигового регистра подключен к одному из входов блока.элементов И, выходы которого подключенык входам сумматора, выходы сумматораподключены к другим входам блокасравнения, второй сдвиговый регистр,генератор тактовых импульсов, делитель частоты, триггеры и элементы И,о т л и ч а ю щ е е с я тем, что,с целью повышения его быстродействияи упрощения схемы, выход генераторатактовых импульсов подключен к входуделителя частоты и к первым входам первого и второго элементов И, выходделителя частоты подключен к счетному входу первого триггера и к первымвходам третьего и четвертого элементов И, первый выход первого триггераподключен к вторым входам первогои третьего элементов И, выход первогоэлемента И подключен к тактовому входу второго сдвигового регистра, установочные входы которого являютсядругими входами устройства, выходвторого сдвигового регистра подключен к второму входу второго элемента И, выход которого подключен ктактовому входу первого сдвиговогорегистра, второй выход первого триггера подключен к второму входу четвертого элемента И, выход которогоподключен к входу адресного счетчика и является соответствующим управляющим выходом устройства, выходы адресного счетчика подключены к входампятого элемента И, выход .которогоподключен к первому входу шестогоэлемента И, установочный вход второго триггера подключен к выходу шестого элемента И, второй вход которогоподключен к выходу блока сравнения,вход генератора тактовых импульсовподключен к первому выходу второготриггера, второй выход которого является соответствующим управляющимвыходом устройства.Изобретение относится к вычислительной технике и может быть использовано для контроля запоминающих устройств.Известно устройство для контроля блоков памяти, содержащее регистр, накапливающий сумматор, адресный счетчик, регистр константы и блок сравнения. Контроль блока памяти осуществляется путем суммирования информации и сравнения полученной суммы с заданной константой 1 .Недостатком данного устройства является низкая точность контроля.Наиболее близким по .технической сущности к изобретению является устройство для контроля блоков памяти, содержащее сдвиговый регистр, вы- . ходы которого подключены к информационным входам сумматора, выходы и управляющие входы сумматора подключены к соответствующим входам и выходам блока управления, адресный дешифратор, информационные входы которого подключены к соответствующим выходам адресного счетчика, управляющий выход адресного счетчика подключен к соответствующему входу блока управления и блока задания циклон суммирования, управляющие входы адресного дешифратора и адресного счетчика подключены к соответствующим вьиодам блока управления, выходы и входы блока задания циклов суммирования подключены к соответствующим входам и выходам блока управления. Блок управления и блок задания циклов суммирования содержат генератор тактовых импульсов, делители частоты, формирователи временной диаграммы работы устройства, регистры, триггеры и логические элементы 2",ь Недостатками известного устройства являются низкое быстродействие, связанное с необходимостью осуществления нескольких циклов контрольного суммирования содержимого блока памяти, а также его сложность.Цель изобретения - повышение быстродействия и упрощение его схемы.Поставленная цель достигается тем,что в устройстве для контроля блоков памяти, содержащем адресный счетчик, выходы которого являются соответствующими вьиодами устройства, первый сдвиговый регистр, установочные входы которого являются одними входами устройства и подключены к 50 15 20 25 30 35 40 А 5 одним из входов блока сравнения, выход первого сдвигового регистра подключен к одному из входов блокаэлементов И, выходы которого подключены к входам сумматора, выходысумматора подключены к другим входамблока сравнения, второй сдвиговыйрегистр, генератор тактовых импульсов, делитель частоты триггеры иэлементы И, выход генератора тактовыхимпульсов подключен к входу делителячастоты и к первым входам первого ивторого элементов И, выход делителячастоты подключен к счетному входупервого триггера и к первым входамтретьего и четвертого элементов И,первый выход первого триггера подключен к вторым входам первого итретьего элементов И, выход первогоэлемента И подключен к тактовомувходу второго сдвигового регистра,установочные входы которого являются другими входами устройства, выходвторого сдвигового регистра подключен к второму входу второго элемента И, выход которого подключен ктактовому входу первого сдвиговогорегистра, второй выход первого триггера подключен к второму входу четвертого,элемента И, выход которого подключен к входу адресного счетчика иявляется соответствующим управляющимвыходом устройства, выходы адресногосчетчика подключены к входам пятогоэлемента И, выход которого подключенк первому входу шестого элемента И,установочный вход второго триггераподключен к выходу шестого элемента И,второй вхоц которого подключен к выходу блока сравнения, вход генератора тактовых импульсов подключен кпервому вьиоду второго триггера,второй вьиод которого является соот -ветствующим управляющим выходом устройства. На фиг, 1 приведена структурная схема устройства для контроля блоков памяти; на фиг. 2 - временные диаграммы сигналов на выходах неко.орых узлов устройства; на фиг, 3 . структурные схе: генератора :актовьи импульсов и цепей начальной установки устройства, на фиг. 4 - стр кт.рная схема блока начальной установки,.Устройство для контроля блоков памяти содержит генератор 1 тактовьи импульсов, делитель 2 частоты, тр:.:ггер 3,. элементы И 4-3, сдвигогь 1"."Пуск", кнопку 35 "Стоп", вход 36генератора 1, выход 37 генератора 32,элемент 38 задержки, цепь 39 на входтактового регистра 8, цепь 40 навход режима регистра 8, шину 41 логи-бческого нуля, элемент НЕ 42, шину 43логической единицы, выходы 44 блоканачальной установки,Устройство работает следующим образом.При нажатии кнопки Пусктриггер 33 переводится в единичное состояние, при этом на тактовый вход кольцевого . сдвигового регистра 8 поступает отрицательный перепад (из "1" в "0") напряжения, а на входе режима регистра 8 в это время еще присутствует уровень "1", соответствующий режиму записи. При этом в него заносится код 111001100010 из блока 9 начальной установки. Через интервал времени, определяемый элементом 38 задержки, на входе режима регистра 8 устанавливается уровень 0", соответствующий режиму сдвига. Одновременно 111 на 40 единичном выходе Р-триггера 33 поступает на вход элемента И 31. На выходе 21 генератора 1 тактовых импульсов появляются импульсы, поступающие на входы делителя 2 частоты и элементов И 4 и 7. На выходе 22 делителя 2 появляются импульсы, которые поступают на вход Т-триггера 3 и первые входы элементов И 5 и 6. На выходах 25 и 26 элементов И 5 и 6 появляются импульсы (фиг. 2). По первому сигналу с выхода элемента И 6 в адресный счетчик 11 заносится единица и формируется импульс управления на выходе формирователя 10, При этом инфор мация из первой ячейки проверяемого блока 12 памяти записывается в кольцевой сдвиговый регистр 13. На выхо 01 4 де 27 элемента И 4 появляется серияимпульсов, поступающих на вход сдвига кольцевого сдвигового регистра 8,и информация в нем сдвигается на число разрядов, соответствующее числу.импульсов в серии на входе сдвига. Навыходе старшего разряда регистра 8единица появляется при сдвиге толькоодин раз, что обуслдвлено записаннымранее кодом. Поэтому на выходе элемента И 7 появляется только одинимпульс, который сдвигает содержимоерегистра 13 на один разряд, Послеприхода импульса с элемента И 5,сдвинутая информация через блок 14 элементов И поступает в накапливающийсумматор 15. Второй импульс с выхода элемента И 6 вновь поступает всчетчик 11, формируется импульс обращения к блоку 12, и в регистр 13записывается информация из второйячейки блока памяти, Вновь импульсыс выхода 27 элемента И 4 сдвигаютсодержимое регистра 8 и на выходеего старшего разряда появляется"1 за время сдвига уже дважды,что также обусловлено записаннойранее кодовой комбинацией. На выходе элемента И 7 появляются два импульса, и информацня в регистре 13 сдвигается на цва разряда. По сигналъ с выхода элемента И 5 через блок 14 элементов И информация поступает на сумматор 15, где суммируется с его содержимым. Далее аналогичным образом информация из третьей ячейки памяти блока 12 суммируетсяс содержимым сумматора 15, предварительно сдвинувшись на три разряда,и т,д. Таким образом происходитпоследовательное чтение информациииз проверяемого блока памяти, сдвигее на кольцевом регистре 13 и сумми-рование на сумматоре 15. Сдвиг информации идет по кольцу, т.е. из младших разрядов в старшие, а из самогостаршего - в самый младш 1 лй. Выходысумматора 15 подключены к входамблока 16 сравнения, другие входы которого подключены к выходам проверяемого блока памяти. По последнему адресу на выходе элемента И 1 появляется "Т". Если содержимое последней ячейки проверяемого блока памяти равнр содержимому сумматора, на выходе блока 16 сравнения будет "0", и триггер 19 остается в нулевом состоянии. В последнейячейке блока памяти должна храниться контрольная сумма, полученная с учетом выбранной последовательности сдвига считываемой информации. В случае неисправности блока 12 на выходе 5 блока 16 сравнения в момент появления последнего адреса триггер 1911 11 устанавливается в состояние 1 и срабатывает элемент индикации. Одновременно происходит остановка генератора.1 Предлагаемое устройство наиболееэффективно при контроле постоянных запоминающий устройств, контрольадресной частГ которых в динаМическом режиме представляет трудности,При этом обеспечивается высокое быстродействие, так как для осуществления контроля достаточно проведенияодного цикла суммирования. Крометого, предложенное техническоерешение проще известного, посколькув нем отсутствует блок задания цикловсуммирования, и имеет меньшие аппаратурные затраты для обеспечениявременной диаграммы работы устройства,Филиал ПППгг ИКБИ Заказ 1084901 9 Т 75 Подписно ул,Проектная, 4