Устройство для исправления ошибок в блоках памяти

1100639 Составитель Т.ЗайцеваРедактоР С.Тимохина ТехРед И. Асталощ КоРРектоР И.Демчик о енни35, Р Патент", г.ужгород, ул.Проектна нлиа Заказ 4585/38 Тираж ВНИИПИ Государст по делам изобр 113035, Иосква, Ж0639 110равляющий вход . второго формирователя контрольных сигналов, выходы которого являются контрольными выходамиустройства,2, Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что преобразователь кода ошибки содержит мультиплексоры с первого по седьмой, первые и вторые входы которых являютсявходами преобразователя, сумматорыпо модулю два и элементы ИЛИ, причемвыход шестого мультиплексора соединен с первыми входами первого и второго сумматоров по модулю два, выходседьмого мультиплексора подключенк первому входу третьего сумматора псмодулю два, прямой и инверсный выходы которого соединены соответственнос первыми входами первого и второгоэлементов ИЛИ, вторые входы которыхобъединены, выходы первого и второгосумматоров .по модулю два и выходымультиплексоров с первого по пятыйи элементов ИЛИ являются выходамипреобразователя, первые и вторые уп"равляющие входы мультиплексоров соответственно объединены и являются одними из управляющих входов преобразователя, другими управляющими входами которого являются вторые входыэлементов ИЛИ, вторые входы первого,второго и третьего сумматоров по модулю два.3. Устройство по пп.1 и 2, о т -л и ч а ю щ е е с я тем, что блок местного управления содержит дешифратор кода управления, входы которого являются входами блока, элементы ИЛИ с третьего по восьмой, элемент ИЛИ-НЕ и элементы НЕ, причем первый выход дешифратора кода управления соединен с первыми входами третьего и седьмого элементов ИЛИ, второй и третий выходы дешифратора кода управления подключены соответственно к первым входам шестого и восьмого элементов ИЛИ и входу первого элемента .НГ и к первым входам пятого элементаИЛИ, элемента ИЛИ-НЕ и второму входу седьмого элемента ИЛИ, выход которого соединен со входом второго элемента НЕ, четвертый и пятый выходы дешифратора кода управления подключены соответственно ко вторым входам третьего и восьмого элементов ИЛИ и . к первому входу четвертого элемента ИЛИ и вторым входам пятого и шестого элементов ИЛИ, шестой выход дешифратора кода управления соединен со вторым входом четвертого элемента ИЛИ, третьими входами пятого, шестого и восьмого элементов ИЛИ, а седьмой выход дешифратора кода управления - с третьим входом первого элемента ИЛИ и вторым входом элемента ИЛИ-НЕ, выходы элементов ИЛИ, ИЛИ-НЕ, НЕ и выходы с первого по третий дешифратора кода управления являются выходами блока.1Изобретение относится к вычислительной технике и системам передачи данных и предназначено для обнаружения многократных и исправления одиночных ошибок в ЗУ и магистралях пе редачи данных.Известно устройство для исправления ошибок в блоках памяти, в котором обнаружение и исправление ошибок в блоках памяти производится с помощью 10 корректирующих кодов Хемминга, для чего используются микросхемы, предназначенные для кодирования и декодирования информации, а также дополнительные БИС ЗУ для хранения контрольных разрядов Г 13 Недостатком данного устройства является уменьшение надежности при увеличении объема обрабатываемой информации и увевичении разрядности информационного слова вследствие большой аппаратурной избыточности, а также сложность реализации.Наиболее близким к данному изобретению является устройство для исправления ошибок в блоках памяти, в котором осуществляется исправление одиночных ошибок и обнаружение двойных и ряда многократных ошибок, содержащее блок задания направления обменом и триггеров, блок обнаружения ошибок, дешифратор адреса ошибок, корректи3 110063 рующий блок и формирователь контрольных разрядов и формирователь синдрбма ошибки, причем выход дешифратора адреса ошибки связан с корректирующим блоком, который при обнаружении одиночной ошибки в кодовом слове производит исправление ошибочного разряда и выдачу ее через блок заданиянаправления обменом на внешний вывод. Выход блока задания направления 10 обменом связи соединен с формирователем контрольных разрядов, выход которого поступает на вход формирователя признака ошибки Г 27 В данном устройстве используется 15 модифицированный код Хемминга. Недостатком данного устройства являетсяфиксированная разрядность информацитываемых информационных слов присохранении минимальной избыточности,соответствующей модифицированномукоду Хемминга. Указанный недостаток ограничивает область применения данного устройства, так как приводит кбольшим аппаратурным затратам и сни 25 женив надежности при обработке информационных слов большой разрядности. 30 Целью изобретения является расширение области применения устройстваза счет обеспечения возможности наращивания разрядности информационныхслов с сохранением минимальной избы 35 точности, путем объединения нескольких устройств,Поставленная цель. достигается тем,что в устройство для исправленияошибок в. блоках памяти, содержащееблок ввода и вывода информации, блок 40 обнаружения ошибок, дешифратор адреса ошибки, корректирующий блок, первый формирователь контрольных сигналов и первый формирователь сигналов ошибки, причем выходы дешифратора адреса ошибки соединены с одними извходов корректирующего блока, выходыкоторого подключены к одному из входов блока ввода и вывода информации,выходы которого соединены с другими 50 входами корректирующего блока и входами первого формирователя контрольных сигналов, выход которого подключен к одному из входов первого формирователя сигналов ошибки, введенырегистр, второй формирователь контрольных сигналов, второй формирова-.тель сигналов ошибки, преобразоваонного слова, т.е. отсутствие возможности наращивания разрядности обраба9 4тель кода ошибки и блока местногоуправления, одни из выходов которогосоеДинены соответственно с управляющими входами первого формирователяконтрольных сигналов и с первым управляющим входом первого формирователя сигналов ошибки, другие входы которого подключены к выходам регистра, причем другие выходы блока местного управления соединены соответственно с управляющими входами преобразователя кода ошибки и с первымуправляющим входом второго формирователя сигналов ошибки, одни входы которого подключены к выходам первогоформирователя сигналов ошибки, а выходы - ко входам блока обнаруженияошибок, второго формирователя контрольных сигналов и одним из входовпреобразователя кода ошибки, выходыкоторого соединены со входами дешифратора адреса ошибки, другие входыпреобразователя кода ошибки и другиевходы второго формирователя сигналовошибки соединены со входами регистраи являются контрольными входами устройства, информационными входами и.выходами которого являются входы ивыходы блока ввода и вывода информации, первый управляющий вход которого является входом разрешения выводаустройства, а второй управляющий входсоединен с управляющим входом регистра и является входом разрешения ввода устройства, индикаторными выходамикоторого являются выходы блока обнаружения ошибок, управляющий входкоторого и второй управляющий входпервого формирователя сигналов ошибки объединены и являются входом режима работы устройства, управляющимивходами которого являются входы блока местного управления и управляющийвход второго формирователя контрольных сигналов, выходы которого являются контрольными выходами устройст.Кроме того, преобразователь кода ошибки содержит мультиплексоры с первого по седьмой, первые и вторые входы которых являются входами преобразователя, сумматоры по модулю два и элементы ИЛИ, причем выход шестого мультиплексора соединен с первыми входами первого и второго сумматоров по модулю два, выход седьмого мультиплексора подключен к первому входу третьего сумматора по модулю два,прямой и инверсный выходы которогосоединены соответственно с первымивходами первого и второго элементовИЛИ, вгорые входы которых объединены,выходы первого и второго сумматоровпо модулю два, выходы мультиплексоровс первого по пятый и элементов ИЛИявляются выходами преобразователя,первые и вторые управляющие входы1 Омультиплексоров соответственно объединены и являются одними из управляющихвходов преобразователя, другими управляющими входами которого являютсявторые входы элементов ИЛИ, вторыевходы первого, второго и третьего15сумматоров по модулю два.Кроме того, блок местного управления содержит дешифратор кода управления, входы которого являются входами блока, элементы ИЛИ с третьего повосьмой, элемент ИЛИ-НЕ и элементы .НЕ, причем первый выход дешифраторакода управления соединен с первымивходами. третьего и седьмого элементов ИЛИ, второй и третий выходы де 25шифратора кода управления подключенысоответственно к первым входам шестого и восьмого элементов ИЛИ и входупервого элемента НЕ и к первым входам пятого элемента ИЛИ, элемента ЗОИЛИ-НЕ и второму входу седьмого элемента ИЛИ, выход которого соединенсо входом второго элемента НЕ, четвер.тый и пятый выходы дешифратора кодауправления подключены соответственно 35ко вторым входам третьего и восьмогоэлементов ИЛИ и к первому входу четвертого элемента ИЛИ и вторым входампятого и шестого элементов ИЛИ, шестой выход дешифратора кода управления 40соединен со вторым входом четвертогоэлемента ИЛИ, третьими входами пятого, шестого и восьмого элементов ИЛИ,а седьмой выход дешифратора кода управления - с третьим входом первого 45элемента ИЛИ и вторым входом элемента ИЛИ-НЕ, выходы элементов ИЛИ,ИЛИ-НЕ, НЕ и выходы с первого по третий дешифратора кода управления являются выходами блока. 50На фиг; 1 представлена функциональная схема предложенного устройства; на фиг. 2 и фиг. 3 - соответственно функциональные схемы наиболее55 предпочтительных вариантов выполнения преобразователя кода ошибки и блока местного управления; на фиг.4 и фиг. 5 - примеры матрицы предложенного модифицированного кода Хемминга,применяемого для работы устройства;на фиг, 6 - схема объединения двухустройств.Устройство (фиг. 1) содержит блок1 ввода и вывода информации, регистр2, первый формирователь 3 контрольных сигналов, первый 4 и второй 5формирователи сигналов ошибки, блок6 обнаружения ошибок, преобразователь 7 кода ошибки, дешифратор 8 адреса ошибки, корректирующий блок 9,второй формирователь 10 контрольныхсигналов и блок 11 местного управления, предназначенный для управлениярасширением устройства при увеличении разрядности обрабатываемых информационных слов.На фиг. 1 обозначены вход 12 разрешения вывода, информационные входыи выходы 13; вход 14 разрешения ввода, контрольные входы 15, вход 16режима работы, управляющие входы17 - 20, контрольные 21 и индикаторные 22, 23 выходы устройства.Преобразователь кода ошибки содержит (фиг. 2) мультиплексоры с первого по седьмой 241-24 7, сумматоры 25,26, 27 по модулю два с первого потретий, первый 28 и второй 29 элементы ИЛИ. На фиг. 2 обозначены выходы30-308 и управляющие входы 311-31преобразователя.Блок местного управления содержитфиг. 3) дешифратор 32 кода управления, элементы ИЛИ с третьего по восьмой 33-38, элемент ИЛИ-НЕ 39, первый40 и второй 41 элементы НЕ.На фиг. 3 обозначены выходы 42 -1,42, 43 и 44 блока местного управления.На фиг, 4 и фиг. 5 обозначены информационные До-Дз разряды и приведены значения контрольных сигналовКо-К 1 в контрольных разрядах, соответствующие модифицированным кодамХемминга, применяемым при работе сшестнадцатиразрядными-шестидесяти-.четырех разрядными информационнымисловами соответственно.На фиг. 6 изображены первое 45 и второе 46 описываемые устройства, объединенные для обработки, например, тридцатидвухразрядных информационных слов и внешний формирователь 47 со входами 48.Первый формирователь 3 контрольных сигналов состоит из элементов,реализукццих функцию сложения по модулю два(в соответствии с фиг. 4 и фиг. 5) и двух мультиплексоров, управляемых от блока 11 местного управления5Первый формирователь 4 сигналов ошибки содержит К (где К - число контрольных разрядов) двухвходовых элементов, реализующих функцию сложения по модулю два, считанных из памяти 10 контрольных разрядов, в соответствии1 с контрольными разрядами, выработанными формирователем 3, и К трехвходовых элементов И, управляемые блоком 11 и предназначенные для разрешения и блокировки поразрядного сравнения двух контрольных слов.Второй формирователь 5 сигналов ошибки содержит К двухвходовых сумматоров по модулю два и К двухвходовых 2 О элементов И, предназначенных для разрешения передачи информации со входов 15 в блок 5.Устройство работает следующим образом. 25Вход 16 задает два основных режима работы устройства: Генерация" и Контроль". Эти режимы соответствуют циклам записи и считывания информации в контролируемом блоке памяти(ЗУ)ОВ режиме "Генерация" происходит формирование контрольных сигналов из информационного словаИнформация, записываемая в ЗУ, поступает через входы 13 в блок 1 и далее в формирователь 3, который формирует контрольные сигналы в соответствии с кодом .Хемминга (фиг. 4), Полученные контрольные сигналы беэ изменений проходят через формирователь 4 в формиро ватель 5, В режиме без расширения разрядности контрольные сигналы без изменения поступают на формирователь 10, далее на выходы 21 и записываются в дополнительное ЗУ (на фиг. 1 не 45 показано).В режиме "Контроль" устройство производит обнаружение одиночных двоичных и некоторых многократных ошибок и исправление одиночных ошибок. Информационные сигналы, считанные из контролируемого ЗУ, через блок 1 поступают в формирователь 3, где формируются новые контрольные сигналы, которые в формирователе 4 сравниваются 55со старыми контрольными сигналами, считанными из дополнительного ЗУ чеез регистр 2. В результате на выходе формирователя 4 формируется код ошибкиВ режиме без расширения разрядности полученный код ошибки без изменений проходит через формирователи 5 и 10 на выходы 21 и на входы блока 6, который формирует сигналы одиночной (на выходе 22) и многократный (на выходе 23) ошибок. С выхода формирователя 5 код ошибки поступает на преобразователь 7 и далее используется дешифратором 8 для идентификации ошибочного разряда. Адрес ошибочного разряда поступает в блок 9, в котором осуществляется его инвертирование, и далее исправленная информация через блок 1 выдается на выходы 13. Сигналы ошибок на выходах 22 и 23 и код ошибки используются центральным процессором (на фиг. 1 условно не показан) для организации .прерывания и программных методов обработки статических данных по ошибкам,Предложенное устройство предназначено для обработки восьмираэрядных и шестнадцатиразрядных информационных слов и позволяет организовать совместную работу нескольких таких устройств при необходимости увеличения разрядности информационного слова до шестидесятичетырех с сохранением минимальной избыточности, соответствующей модифицированному коду Хемминга. Устройство основано на применении предложенных модифицированных кодов Хемминга. Проверочная Н-матрица 166 (фиг. 4) используется как базовая для построения Н-матриц большей разрядности при расширении. При совместной работе нескольких предложенных устройств для обработки информации большой разрядности необходимо использовать более длинные коды Хемминга. Для построения таких кодов на основе базового кода (22,16) используется метод сложения по модулю два одинаковых по размерности 16 еЕ проверочных Н-матриц (где 1 - количество контрольных разрядов - разрядов кода ошибки), получаемых из исходной проверочной (базовой) матрицы 166 путем модификации. Например, для построения кодов (39,32), (56,48), (72,64) на базе исходного кода (22,16) имеем следующие Н-матрицы:9 11 ОО где знак +обозначает суммированйе по модулю два.На Фиг. 5 приведен пример указанных Н-матриц для модифицированного кода Хемминга (39,32), (5 б,48), (72,64),Модификация исходной Н-матрицы 1 бфб для пдлучения матриц 1 б 1 с заключается во введении дополнительных строк и изменении одной строки (в приведенном примере пятой строки - К), причем вводимые дополнительные строки содержат все "единицы" либо для первого байта информации, либо для второго, т.е. являются результатом взаимной инверсии относительно друг друга. Эффективность применения данного метода построения кодов Хемминга из базового кода (22,1 б) основывается на минимальном изменении исходного кода Хемминга и, следовательно, минимальной аппаратурной избыточности, вносимой в Формирователи 3, 4, 5, преобразователь 7 при обеспечении программируемости устройства г 5 на определенный код,Мультиплексоры в Формирователе 3 позволяют осуществлять перестройку кода Хемминга под управлением блока 11 и выбрать один из четырех контрольных разрядов для К и один из двух контрольных разрядов для К 1, и К в соответствии со следующими уравнениями:О: 3 Ф ДЭ 9 Д 1 о 19Дв Д 9 Дю Ди Д 1 г Дз Ди Д 1Элементы И формирователя Ъ позво- ляют либо пропускать неизменной информацию с блока 4 на выход блока 5, например, в режиме обработки шестнадцатиразрядных слов, либо выполнять сложение по модулю два информации, поступающей с блока 4 и со входов 15, получая таким образом полные контрольные сигналы или полные сигналы ошибки (в зависимости от режима работы) при совместной работе двух предложенных устройств в режиме с удвоенной разрядностью информационного слова.Мультиплексоры 241-24 (Фиг. 2) предназначены для того, чтобы пропусб 39 10кать на вход дешифратора 8 либо кодошибки с Формирователя 5, сформированный этим же устройством, либо кодошибки, полученный через входы 15 сдругого такого же устройства, либос внешних логических схем в режимахработы с расширенной разрядностью более 32 бит, С помощью сумматоров 25,2 б, 27, управляемых от блока 11, преобразователь 7 позволяет учесть всеизменения в кодах ошибок, возникающие при переходе с одного кода Хемминга на другой в режимах работы сразличным расширением разрядностислова, и тем самым не усложнять дешифратор 8. При подаче на входы 31,32 г или 31 преобразователя 7 "лог,О происходит пропускание контрольных сигналов, а при подаче лог, 1их инвертирование. Элементы ИЛИ 28,29 служат для маскирования "лишних"контрольных сигналов сигналом "лог."1" в режиме работы без расширенияразрядности,Организация обработки информацииразрядностью до шестидесятичетырехбит при совместной работе двух, трехи четырех предложенных устройств осуществляется с помощью входов 17, 18,19 и блока 11, С помощью входов 17,18, 19 задается режим обработки информационных слов каждым устройством - определяется общий размер инФормационного слова, положение информационных разрядов обрабатываемыхданным устройством, в общем словеданных, выбирается соответствующийкод Хемминга. В зависимости от сигналов на входах 17, 18, 19 в устройстве под управлением блока 1 1 про .раммируется работа формирователей 3, 4,5 и преобразователя 7. В таблице приведены возможные режимы обработкиинформационных слов длиной восемь,шестнадцать, тридцать два, сороквосемь и шестьдесят четыре бит длякода Хеммийга (Фиг. 4 и фиг. 5) в зависимости от управляющих сигналовна входах 17, 18 и 19. Технико-экономическое преимущество предложенного устройства заключается в расширении области его применечия по сравнению с прототипом за счет наращивания разрядности информационных слов с сохранением минимальной избыточности путем объединения для совместной работы нескольких описываемых устройств.