Устройство для считывания информации из блоков памяти

ао делам изобретений и открытийДата опубликования описания 17.07.80 Н, Н. Журавский, К, Г. Самофалов, А. М. Селигей и Д. С. Тростянецкий(72) Авторы изобретения Киевский ордена Трудового Красного Знамени завод вычислительных машин и управляющих машин(54) УСТРОЛСТВО ДЛЯ СЧИТЫВАНИЯ ИНФОРМАЦИИ ИЗ БЛОКА ПАМЯТИИзобретение относится к запоминающим устройствам, в частности к постоянным запоминающим устройствам, н может быть использовано в вычислительной технике и автоматике.Известно долговременное запоминающее 5 устройство, содержащее запоминающие трансформаторы, выходные обмотки которых подключены ко входам усилителей считывания; выходы усилителей соединены с регистром числа. Устройство содержит элементы совпадения и токозадающие элементы по числу разрядов, токозадающие элементы соединены со входами усилителей считывания. Устройство содержит также формирователь синхроимпульсов. Описанное включение токозадающих элементов повышает быстродействие устройства, однако это сопровождается увеличением оборудования 1,Наиболее близким по технической сущности к изобретению является устройство для считывания информации из блоков па-: мяти, содержащее прошитые числовыми проводами запоминающие трансформаторы, одни концы обмоток считывания которых под. ключены к коллекторам первых, базам вторых транзисторов, другие - к эмиттерам транзисторов и шине нулевого потенциала. Коллекторы транзисторов усилителей считывания соединены со входами триггеров регистра числа, выходы которых соединены с базами соответствующих транзисторов усилителей считывания.К недостаткам устройства следует отнести наличие дополнительного оборудования - управляющих транзисторов 21.Целью изобретения является упрощение устройства,Поставленная цель достигается тем, что в устройстве для считывания информации из блока памяти, содержащем усилители считывания, каждый из которых выполнен на транзисторе, база которого подключена к соответствующему выходу блока памяти, а коллектор - ко входу соответствующего триггера регистра числа и через резистор - к источнику напряжения, установочные входы триггеров регистра числа соединены с шиной сброса, единичные выходы триггеров регистра числа подключены к эмиттерам транзисторов.На фиг. 1 приведена схема запоминаю.щего устройства; на фиг. 2 - временная диаграмма основных сигналов.Устройство содержит в блоке памяти и индуктивных запоминающих элементов 1, прошитых кодовыми проводами 2 по принципу прошито - не прошито. В качестве примера показана прошивка кодовым проводом 2 кода 01. Обмотки 3 считывания запоминающих элементовподключены к базам. транзисторов 4 усилителей считывания. Коллекторы транзисторов 4 соединены со входами 5 триггеров 6, стробируемые входы 7 которых подключены к шине 8, а ус.тановочные входы 9 подключены к шине 10, Единичные выходы 11 с триггеров 6 в каждом разряде соединены с эмиттерами тран. зисторов 4.Устройство работает следующим обра зом.По шине 10 на установочные входы 9 поступает сигнал 12, устанавливающий во всех п разрядах триггеры 6 в нулевое состояние, При этом на единичных выходах 11 триггеров 6 устанавливаются низкие (нулевые) уровни напряжения, этим эмиттеры транзисторов 4 подключаются практически к нулевому потенциалу и разрешено последующее срабатывание транзисторов 4. При подаче импульса 13 тока опроса 1,р по кодовому проводу 2 в обмотках 3 считывания тех разрядов, в которых прошиты единицы, индуктируются сигналы 14, открывающими транзисторы 4, при этом на их коллекторах , устанавливаются сигналы 15, переводящие совместно со стробирующим сигналом, действующим на шине 8, триггеры 6 в единичное состояние. В тех разрядах, в которых сигнал 14 отсутствует, триггеры 6 остаются в нулевом состоянии. После перехода триггера 6 в единичное состояние на его единичном выходе 11 устанавливается высоки уровень напряжения, При этом высоким уровнем на выходе 1 транзистор 4 смещен в обратном направлении, и сигнал 5 на коллекторе транзистора 4 прекращается. В каждом разряде триггер 6 срабатывает в течение различных промежутков времени, ю определяемых разбросом параметров конкретных элементов, поэтому, если закрывание транзистора 4 произошло раньше, чем окончился импульс 13 тока опроса, на базе транзистора 4 наблюдается выброс 16. Однако этот выброс не вызывает срабатыва 1 ф ние транзистора 4, поскольку он заперт смещением в эмиттер.По сравнению с устройством-прототипомв данном устройстве достигнуто уменьшение аппаратурных затрат, благодаря исключению управляющих транзисторов в каждом разряде.Формула изобретения2 ф Устройство для считывания информациииз блока памяти, содержащее усилители считывания, каждый из которых выполнен на транзисторе, база которого подключена к соответствующему выходу блока па мяти, а коллектор - ко входу соответствующего триггера регистра числа и через резистор - к источнику напряжения, установочные входы триггеров регистра числа соединены с шиной сброса, отличающееся тем, что, с целью упрощения устройства, в нем единичные 36 выходы триггеров регистра, числа подключены к эмиттерам транзисторов.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР466553, кл. б 11 С 17(00, 04.01.74.2, Авторское свидетельство СССР позаявке2545393(24, кл. 6 11 С 7(00,2.11.77 (прототип).д, 45ктная Редактор Н. АхмедЗаказ 395944ЦН Составитель Л. Ам ва Техред К. Шуфрич Тираж 662 ИПИ Государственного комн по делам изобретений и о Москва, Ж - 35, Раушская ПП Патент, г. Ужгород, у