Устройство для считывания информации из блоков памяти

Союз Советски кСоциалистическихРеспублик Оп ИСАНИ ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ в 46718 1) Дополнитель2) Заявлено 05. свид-ву -1) 2472625/18-24 04.77 ( 51) б 11 С 7/00 соединением заявки Гасударстееииыи коми СССРо 07.07. пу.бл по делам изобретений и открытий(72) Авторы изобретени А. 1 О. Гурьев ая вите РОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИНФОРМ ИЗ БЛОКОВ ПАМЯТИ(54 2 Изобретение относится к области вычислительной техники, в частности к устройствам для обработки многозначного ответа и может быть использовано, например, в ассоциативных запоминающих устройствах (АЗУ) и коммутаторах,.Известны устройства для обработки многозиачного ответа, решающие задачу последовательной выборки элементов в порядке, обусловленным установленным приоритетом 11).Известное устройство выполнено на МДП-транзисторах с каналами разного типа проводимости и навесных диодах, что приводит к большим габаритам, так как наличие навесных диодов затрудняет его реализацию в рамках МДП-технологии и большой мощности рассеивания, так как устройство статическое,Известно устройство для считывания информации из ассоциативного запоминающего блока, содержащее входы транзистора, истоки которых соединены с соответствующими словарными шипами, выходные транзисторы, стоки которых соединены с соответствующими словарными шинами, а истоки в . с шиной нулевого потенциала,транзисторы подготовки, стоки которых сое.динены со словарными шинами, а истоки - с шиной нулевого потенциала, шину сбро.са; а также блок выработки признака ответа и заряжающие транзисторы подключены к соответствующим словарным шинам 12,Известное устройство является динамическим устройством с малым уровнем рассеиваемой мощности и обладает меньшими габаритами.Недостаток известного - относительно т 0 невысокое быстродействие при обработке . большого массива слов, так как для обра.ботки каждого слова из группы, составляю.щей многозначный ответ, необходимо затра тить М тактов, где Йразрядность кода адреса слов, подлежащих обработке.Цель изобретения - увеличение быстродействия устройства;Поставленная цель достигается тем, чт,в устройство, содержащее словарные ши ны, подключенные к истока м входны, Ю гранзисторовк стокам транзисторов подготовки и к стокам соответствующих вы ходных транзисторов, истоки которых сое динены с шиной нулевого потенциала, с ко торой соединены истоки транзисторов подготовки, затворы которых соелинены с шиной подготовки, и шиной опроса и питания, ввелены адресные шины и шины предзаряда, зарядные, предзарядные и адресные транзисторы, конденсаторы и элементы памяти, входы которых соединены с истокамисоответствующих зарядных транзисторов,стоки и затворы которых подключены соответственно к словарным шинам и шинам опроса, выходы элементов памяти соединены с затворами соответствующих выходных транзисторов и с затворами адресных транзисторов, истоки и стоки которых подключены соответственно к шине нулевого потенциала и адресным шинам, соединенным с истоками транзисторов предзаряда, затворы истоки которых подключены соответственно к шине предзаряда и к шине питания, а конденсаторы включены между словарной шиной и шиной нулевого потенциала, а также тем, что элемент памяти содержит полевой транзистор и конденсатор, первый вывод которого соелннен с входом элемента памяти и с затвором полевого транзистора, второй вывод - со стоком полевого транзистора, исток которого соединен с выходом элемента памяти.На чертеже прелставлено предлагаемое устройство.Устройство содержит входные транзисторы 1, затворы которых соединены с шиной 2 сигналов выборки, истоки которых соединены со словарными шинами 3, связанными с истоками транзисторов 4 подготовки и стоками выходных транзисторов 5, стоки которых соединены с шиной 6 нулевого потенциала, затворы транзисторов 4 подготовки подключены к шине 7 подготовки, зарядные 8, предзарядные 9 и адресные 10 транзисторы, конденсаторы 11 и элементы 12 памяти, которые состоят из полевого транзистора 13 н конденсатора 14, затворы зарядных транзисторов 8 соединены с шиной 15 опроса, стоки адресных транзисторовО -с адресными шинами 16, затворы транзисторов предзаряда соединены с шинамн 17 предзаряда, стоки их - с шинами 18 питания,Устройство работает следующим образом,На затворы входныхтранзисторов 1 по. даются сигналы выборки элементов (слов), составляющих многозначный ответ. Одновременно на затворы зарядных транзисторов 8 по шине опроса подается открывающий потенциал. Таким образом, происходит заряд соответствующих конденсаторов 11 и конденсаторов 14 в элементах 12 памяти,Затем вхолныеи зарядные 8 транзисторы закрываются, после чего на сток полевых транзисторов 13 подается импульс, который поступает на затворы выходных транзисторов 5, соединенных с открытыми транзисторами 13. Через открытые выход 26 23 36 33 6 43 Я ФЗ ные транзисторы 5 происходит разряд конденсаторов 11, кроме конденсатора, соединенного со словарной шиной 2, которой соответствует слово, имеющее наивысшиый приоритет среди составивших многозначный ответ.Таким образом, выделяется слово, подлежащее дальнейшей обработке. Если необходимо определить кол адреса этого слова, то на затворы зарядных транзисторов 8 по шине 15 опроса подается открывающий потенциал и через зарядные транзисторы 8 происходит частичный разряд всех конденсаторов 14 в элементах 12 памяти на разрядные конденсаторы 11. Кроме конденсаторов 14 выбранных элементов памяти, т, е. тех, которые соединены со словарной шиной 2, выбранной в первом цикле работы устройства,Соотношение емкостей конденсаторов 11 и 14 выбирается таким, чтобы во втором цикле работы устройства на конденсаторах 14 элементов памяти, соответствующих невыбранным словам, т. е. соединенным с разряженными конденсаторами 11, оставался потенциал, меньше порогового напряжения открывания транзисторов 13 опроса. Одновременно на затворы предзаряднцх транзисторов 9 по шине 17 предзаряда подается открывающий потенциал и происхолит заряд паразитных емкостей адресных шин 16 от шины 18 питания. Затем на стоки транзисторов 13 опроса подается импульс, который поступает на затворы тех адресных транзисторов 1 О, которые соединены с выходами выбранных элементов памяти.Через эти транзисторы происходит разряд соответствующих паразитных емкостей адресных шин 16, на этих шинах устанавливается инверсный код адреса выбранной строки. Для нахождения следующего слова, подлежащего обработке, необхолимо исключить из рассмотрения уже выбранное слово, т, е. на входы устройства подать сигнал от соответствующих слов, оставшихся невыбранными после очередного цикла обработки.Для каждого цикла обработки многоэначного ответа необходимо производить подготовку устройства, что осуществляется с помощью транзисторов 4 подготовки, через которые производится разряд конденса. торов 11 и конденсаторов 14 на шину 6 нулевого потенциала, для чего на затворы транзисторов 4 подготовки и на шину 15 опроса, т. е. на затворы зарядных транзисторов подается открывающий потенциал.Таким образом, в предложенном устройстве время выборки очередной строки из группы, составляющий многозначный ответ, постоянно и не зависит от разрядности кода алреса обрабатываемых слов.При этом для выделения одного слова, имеющего наивысший приоритет в группе,746718 Формула изобретения 7 Увитель Ю. К. Шуфрич 652 рственного обретений35, Рау э, г. Уж го иаковКор Под Соста Тек ред Тираж И Госуд а делам нз оскваЖ аПатентРедактор Т. ПетроваЗаказ 3959/44но13035, МФилиал ППП ректор Г. Регнет н икписноеСССРиЯд, 4(5роектная, 4 комитета и открыт шская иаб од, ул. П составившей многозначный ответ, требуется затратить один цикл обращения к уст. ройству. Этот режим характерен для безадресных АЗУ.Для получения адреса слова, подлежащего обработке, что имеет место в ассоциативно-адресном ЗУ, необходимо затратить два цикла обращения к устройству. 1. Устройство для считывания информации из блоков памяти, содержащее словарные. шины, подключенные к истокам входных транзисторов, к стокам транзисторов подготовки и к стокам соответствующих выходных транзисторов, истоки которых соединены с шиной нулевого потенциала, с которой соединены истоки тран-. зисторов подготовки, затворы которых соединены с шиной подготовки, и шины опро.са и питания, отличающееся тем, что, с целью увеличения быстродействия устройства, в него введены адресные шины и шины предразряда, зарядные и предзарядные и адресные транзисторы, конденсаторы н элементы памяти, входы которых соединены с истоками соответствующих зарядных транзисторов, стоки и затворы которых подклюцены соответственно к словарным шинам н шинам опроса, выходы элементов памяти соединены с затворами соответствующих выходных транзисторов н с затворами адресных транзисторов, истоки н стоки кото.рых подключены соответственно к шипе нулевого потенциала и к адресным шинам, соединенным с истоками транзисторов пред- заряда, затворы н стоки которых подключены соответственно к шине предзаряда н к шине питания, а конденсаторы включены 1 н между словарной шиной и шиной нулевогопотенциала.2, Устройство для считывания информации из блока памяти по п. 1 отличаюи 4 ееся тем, что элемент памяти содержит полевой транзистор и конденсатор, первый вывод которого соединен с входом элемента памяти н с затвором полевого транзистора, второй вывод - со стоком полевого транзистора, исток которого соединен с выходом элемента памяти,29 Источники информации,принятые во внимание при экспертизе1. 1 ЕЕЕ 1. Ьо 1 Ы - Яа 1 е Сгец 11 з, 1970,5,5, с, 208 - 25.2. Авторское свидетельство СССР497636, кл. 6 11 С 15/00, 30.12.74 (про.тотип).