Устройство для контроля блоков памяти

(11)ИЗОБРЕТЕН ИЯ Союз СоветскихСоциалистическикРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51) М. Кл.в б 11 С 29/00 Государственный комитет Опубликовано 23.09.80. Бюллетень35Дата опубликования описания 28.09.80(53) УДК 681.327 (088.8) оо делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ Изобретение относится к запоминающим устройствам.Известно устройство для контроля блоков памяти, содержащее два контрольных блока памяти 1. Оно отличается низкой надежностью работы. Наиболее близким. техническим решении к изобретению является устройство для ьонтроля блоков памяти, содержащеЕ сумматоры по модулю два, индикаторы неисправностей, элементы И, двухвходовые сумматоры, причем входы сумматоров по модулю два подключены к входам устройства, а выходы - к соответствующим входам индикаторов неисправностей, выход каждого индикатора неисправностей соединен с управляющими входами соответствующих элементов И, другие входы которых подключены к выходам соответствующих сумматоров по модулю два, первый вход каждого двухвходового сумматора соединен с одним иэ входов устройства, а второй вход - с выходом одного из элементов И 2. Однако невозможность использования его для коди-. рования информации при записи ее в память и отсутствие средств динамической проверки исправности аппаратуры устройства снижает его надежность.Целью изобретения является повышение надежности устройства и обеспечение кодирования информации при записи ее в память.Достигается это тем, что устройство содержит трехвходовый сумматор и две группы последовательно соединенных двухвходовых сумматоров, причем выход каждого двухвходового сумматора, кроме последнего, сое динен с первым входом последующего двухвходового сумматора, первые и вторые входы первых и вторые входы двухвходовье сумматоров обеих групп подключены к выходам сумматоров по модулю два, выходы последних двухвходовых сумматоров обеих групп соединены соответственно с первым и вторым входами трехвходового сумматора, третий вход которого подключен к выходу одного из сумматоров по модулю два, первые вхо ды первых и выходы двухвходовых сумма.2 О торов групп и выходы трехвходового сумматора соединены с контрольными выходами устройства,На фиг. 1 изображена блок-схема устройства, содержащая 4 двухразрядных блокапамяти; на фиг. 2 - изображена схема соединения трехвходового сумматора и двух групп последовательно соединенных двухвходовых сумматоров с,выходами суммато ров по модулю два для разрядов блоког памяти Ь 5.Устройство (см. фиг. 1) содержит сумматоры по модулю два 1 - 5, составляющие генератор кода ошибок, индикаторы неис.правностей 6 - 9 и элементы И 10 - 17, составляющие двухступенчатый преобразова.тель кода ошибок, двухвходовые сумматоры 18 - 25, составляющие блок коррекции ошибок, первую 26 и вторую 27 группы последо вательио соединенных двухвходовых сумматоров и трехвходовый сумматор 28, составляющие блок кодирования и контроля,Входы сумматоров по модулю два 1 - 5 подключены к входам устройства, а выходы- к соответствующим входам индикаторов неисправностей 6-. Выход каждого индикатора неисправностей 6 - 9 соединен с управляющими входами соответствующих элементов И 10 - 7, другие входы которых подключены к выходам соответствующих сумматоров по модулю два 1 - 5, Первый вход каждого двухвходового сумматора 18 - 25 соединен с одним из входов устройства, а второй вход - с выходом одного из элементов И 10 - 7. Выходы сумматоров 18 - 25 являются выходами устройства. Первые входы первых и вторые входы всех из двух групп 26 и 27 последовательно соединенных двухвходовых сумматоров подключены к выходам сумматоров по модулю два 1 - 5, выход каждого из последовательно соединенных двухвходовых сумматоров, кроме последнего, соединен с первым входом последующего двухвходового сумматора, а выходы по следних двухвходовых сумматоров 26, 27 соединены соответственно с первым н вторым входамн сумматора 28, третий вход которого подключен к выходу одного из сумматоров по модулю два 1 - 5, Первые входы первых и выходы двухвходовых сумматоров групп 26 и 27 и выход трехвходового сумматора 28 соединены с контрольными выходами устройства,На фиг. 2 показаны последовательно соединенные двухвходовые сумматоры первой 29 - 32 и второй 33 - 36 групп и трехвходовый сумматор 37, составляющие блок кодирования и контроля, а также схема соедине.ния этих сумматоров с выходами 8 ь (8 1 - 85), (8 - 85) сумматоров по модулю два, составляющих генератор кода ошибок, через Ьо обозначен средний выход, а через (- 8 5) и (5 1 - В ) - смежные выходы сумматоров по модулю два, Через (С 1 - С 5) и (С - СД обозначены сигналы на контроль ных выходах устройства.Устройство. работает следующим образом.Это устройство предназначено для ис правления ошибок в Я параллельных Ь-раэ уядных блоках памяти (где М ,2 Ь + 1 - Р 765883а Р - простое число). Генератор кода ошибок в общем случае содержит (2 Ь + 1) сумматоров по модулю два 1 - 5 (см. фиг. 1)., иэ которых 1 Ч имеют по (Х - 1), а остальные по Х входов. Первая степень преобразователя хода ошибок содержит Я индикаторов неисправностей 6 - 9, а вторая ступень состоит из И групп яо Ь-элементов И 10 в 7.Блок коррекции ошибок составлен из Хгрупп по Ь-двухвходовых сумматоров 8 - 25, Блок кодирования и контроля содержит16 Ь-двухвходовых сумматора, составляющихдве группы 26 и 27 по (Ь - 1) последовательно соединенных двухвходовых сумматоров Блоки устройства соединены в соответствии с проверочной матрицей, Ы подматриц которой образованы циклической перестановкойЭ (2 Ь+ 1) строк исходной подматрицы, составленной иэ двух перестановочных матрицпорядка Ь с единицами на разных диагоналях и разряделяющей их строки из Ь нулей. Каждый из ХЬ входов устройства соот.ветствует одному столбцу проверочной матрицы, каждый из (2 Ь + 1) сумматоров по модулю два 1 - 5, составляющих генератор кода ошибок, соответствует одной строе. проверочной матрицы. Входы сумматоров по модулю два подключены к. входам устройстваИ в соответстветствии с положением единицв строках проверочной матрицы, Входы каждой группы последовательно соединенных двухвходовых . сумматоров 29 - 32, 33 - 36 (см, фиг, 2), отсчитываемые с первого входа36первого сумматора группы, подключены к выходам сумматоров по модулю два с соответствующими порядковыми номерами, отсчитываемыми попеременно от начала одних и других смежных выходов по направлению к среднему выходу, Кодирование ийд формации в режиме записи ее в память осуществляется посредством генератора кода ошибок и блока кодирования и контроля, Остальные блоки устройства в этом режиме работы не используются. При кодировании на (Х - 2 Ь) входов устройства, соответстфю вующих разрядам информационных блоковпамяти (нижние 4 входа устройства (см.фиг. 1), поступают сигналы, соответствующие информационной части кодируемого слова. На остальные 2 Ь входов, соответствующиеразрядам контрольных блоков памяти (верхние 4 входа устройства), подаются нули, При этом код ошибок, отображаемый сигналами на выходах генератора кода ошибок, имеет такой же вид, ках еслибы в правильно закодированном слове возникли9 ошибки, превратившие все 2 Ь контрольныхсигнала в нули. Сигналы с выхода генератора кода ошибок подаются описанным выше образом на входы блока кодирования и контроля и вычисленные их значения сни., маются с выходов последовательных двухи входовых сумматоров групп. При кодирова,нии блок кодирования н контроля выполняе гакже функцию динамической проверки исправности цепей кодирования, На выходерехвходового сумматора (28 на фиг.и 37 на фиг. 2) образуется сумма по модулю Ква всех элементов кода ошибок. Так как код ошибок всегда содержит четное число единиц, то при исправном генераторе кода ошибок и блоке кодирования и контроля сигнал на выходе трехвходового сумматора равен нулю. Одиночные и другие ошибки в цепях кодирования приводят к появлению на этом выходе единицы.При декодировании в режиме считывания используются все блоки устройства. При от е сутствии ошибок считанные сигналы проходят на выход устройства без изменений. Если возникшие ошибки ограничены разрядами какого-либо одного блока памяти, то код ошибок симметричен относительно центра, соответствующего нулевой строке провероч-ной подматрицы этого блока памяти. Положение центра симметрии кода ошибок, полученного на выходе генератора кода ошибок, распознается индикаторами неисправностей блоков памяти, Каждый из них реагируеттолько на свой код, т, е. код с одним определенным положением центра симметрии. ,Выходной сигнал индикатора неисправности блока памяти открывает все элементы И относящейся к этому блоку памяти группы, Через них на вторые входы этой же группысумматоров, составляющих блок коррекции ошибок, подаются сигналы с Ь смежных выходов генератора кода ошибок, отсчитываемых от выхода, соответствующего центру кода ошибок. При этом, если на второй вход какого-либо двухвходового сумматора (18 - 25) блока коррекции ошибок поступает единичный сигнал, что указывает на ошибочность сигнала на его первом входе, на выходе этогосумматора образуется исправленный сигнал, обратный сигналу на первом вхо-и де. Блок кодирования и контроля.при декодировании выполняет функцию проверки четности кода ошибок.Технико-экономическое преимущество описываемого устройства заключается в том, что применение в нем блока кодирования и контроля, содержащего 2 Ь двухвходовых сумматора, позволяет совмещать выполнение трех функций: вычисление контрольных сигналов, динамической проверки, исправяос ти цепей кодирования информации при за 4 пнси и динамической проверки, исправности генератора кода ошибок при считывании, тогда как для раздельной реализации этих трех функций требуется второе большее число сумматоров.За счет сокращения числа сумматоров в предлагаемом устройстве существенно повышается его надежность при обеспечении наибольшего возможного при минимуме аппаратуры быстродействия кодирования. Формула изобретенияУстройство для контроля блоков памяти,содержащее сумматоры по модулю два, индикаторы неисправностей, элементы И, двухвходовые сумматоры, причем входы сумматоров по модулю два подключены ко входам устройства, а выходы - к соответствующим входам индикаторов неисправностей, выход каждого индикатора неисправностей соединен с управляющими входами соответствующих элементов И, другие входы которых подключены к выходам соответствующих сумматоров по модулю два, первый вход каждого двухвходового сумматора соединен с одним из входов устройства, а второй вход - с выходом одного из элементов И, отличающееся тем, что, с целью повышения надежности, оно содержит трехвходовой сум матор и две группы последовательно соединенных двухвходовых сумматоров, причем выход каждого двухвходового сумматора, кроме последнего, соединен с первым входом последующего двухвходового сумматора,первые и вторые входы первых й вторые входы последующих двухвходовых сумматоров обеих групп подключены к выходам сумматоров по модулю два, выходы последних двухвходовых сумматоров обеих групп соединены соответственно с первым и вторым входами трехвходового сумматора, третий вход которого подключен к выходу одного из сумматоров о модулю два, первые входы первых и выходы двухвходовых сумматоров групп и выход трех входового сумматора соединены с контрольными выходами устройства.Источники информации,принятые во внимание при экспертизе1. Воыеп Р, С Ь-АДасеп 1 еггог еоггес.оп ЗВМ Хоагпа о КезеагсЬ апд Рече 1 ор.веп 1, 1970, 14,4, рр. 402 - 408,2. Авторское свидетельство СССР по заявке2617016, кл. бС 29/00, 15.05.78ктор Л, Ивнсное 4(6 ая, 4 Редактор Е. ГончарЗаказ 651848ВНИИПпо13036,фнлн л ПП Состав Техред К Тираж%6 Государствен ела м изобрет сква, Ж - 36,аПатент, г., Шуфрнч Корре2 Подного комитета СССеннй и о 1 крытийРаушская наб., д.У 1 кгород ул. Проек