Устройство для защиты блоков памяти

Союз Советских Социалистических Республик(51)М. Кл З О 11 С 29/00 Государственный комитет СССР до делам иэооретеиий и открытий(71) Заявитель 54) УСТРОЙСТВО ДЛЯ ЗЩИТЫ БЛОКОВ ПАМЯТИ Изобретение относится к запомина-,ющим устройствам и может быть использовано для защиты блоков памяти.Известны устройства для защитыблоков памяти 11 .Наиболее близким к предлагаемомупо техническому решению является устройство, содержащее блок регистрации,коммутатор, датчик времени, дешифратор, триггеры и элементы И и ИЛИ,причем первый вход блока регистрациисоединен со входом дешифратора, выходы которого подключены к соответсвующим входам коммутатора, выходыкоммутатора подключены к соответст 15вующим входам триггеров, второй входблока регистрации подключен к выходуэлемента И, входы которого соединены с выходом элемента ИЛИ и с первымвыходом датчика времени соответствен но, второй выход датчика времени подключен к третьему входу блока регистрации, а соответствующие входы элемента ИЛИ и датчика времени объединены 2,Однако известные устройства необеспечивают выход на резервныеячейки в случае наличия неисправностей в защищаемых ячейках блоков па мяти. 30 Цель изобретения - расширениефункциональных возможностей путемпереключения неисправных ячеек нарезервные.Эта цель достигается тем, чтопредлагаемое устройство содержит дополнительный дешифратор и дополнительные элементы И и ИЛИ, причем выходы дополнительного дешифратораподключены к соответствующим входамкоммутатора, выходы которого подключены к соответствующим входамдополнительных элементов И и ИЛИ, авыходы триггеров подключены к соответствующим входам дополнительныхэлементов И, выходы которых соединены со входами элементов ИЛИ соответственно, выход дополнительного элемента ИЛИ подключен к четвертомувходу регистрации и к одному извходов датчика времени,На чертеже представлена блок-схема устройства для защиты блоков памя.ти.Устройство содержит блок 1 регистрации, дешифратор 2, коммутатор 3,триггеры 4, дополнительные элементы5 И, датчик б"времени элемент 7 И,элемент 8 ИЛИ, первый вход 9 устройства , дополнительный дешифратор10, второй вход 11 устройства, дополнительный элемент 12 ИЛИ, первыйвыход 13 устройства второй выход14 устройства,Устройство работает следующим образом,Устройство работает в двух режимах: режиме безаварийного функционирования (сигнал о неисправности яче-,ек не поступает) и режиме аварийноговключения (сигнал о неисправностиячеек поступает),В начальном состоянии производитсяустановка триггеров 4, для чего нашины 9 подаются коды адресов ячеекпамяти, подлежащих защите. При этомна соответствующих выходах дешифратора 2 появляются сигналы, которые через коммутатор 3 (первые выходы коммутатора) устанавливают соответствующие триггеры 4 в единичное состояние, подготавливая тем самым срабатывание элементов 5 И. Триггеры 4 вединичном состоянии определяют допуск к соответствующим ячейкам памяти.Кодовый адрес запрашиваемой ячейки поступает по шине 9 в блок 1 регистрации и дешифратор 2, На соответствующем выходе дешифраторапоявляется сигнал, который через вторые выходы коммутатора 3 поступает на вторые входы элемента 5 И. Если к зарашиваемой ячейке памяти разрешендопуск, то на вход этого элемента5 И подается разрешающий сигнал с соответствующего триггера 4. Элемент5 И срабатывает и через элемент 8 ИЛИоткрывает элемент 7 И, а также запускает датчик б времени. Датчик б времени формирует временной интервал, втечение которого разрешается допуск кзапрашиваемой ячейке памятиЭтотсигнал через открытый элемент 7 И поступает в блок 1 регистрации, выдающий сигнал разрешения допуска в течение сформированного интервала времени.В случае, если в процессе выполнения программы вышли из строя одна илинесколько ячеек из защищаемой областипамяти, то по входной шине 11 на дополнительный дешифратор 10 поступаютадреса неисправных ячеек, Дешифратор10 вырабатывает соответствующий сигнал, поступающий на вторые входыключевых элементов 3.В этом случае на третьих выходахкоьуутатора 3 появляется сигнал, который подается на входы дополнительного элемента 12 ИЛИ. Выходной сигнал с дополнительного элемента12 ИЛИ поступает на блок 1 регистрации, в котором происходит регистрация неисправности ячейки по адресу,пришедшему в этот блок по входнойшине 9.По сигналу с выхода дополнительно.го элемента 12 ИЛИ включается датчик б времени, который выдает стандартный интервал времени для всех неисправных ячеек памяти, Этот интервал времени регистрируется в блоке 1 регистрации.Сигнал с выходной шины 14 подключает резервные ячейки памяти в течение интервала времени, определенногодля обращения к резервным ячейкампамяти,Таким образом, предлагаемое устройство кроме защиты памяти позволяет переключать неисправные ячейкипамяти на резервные. Обращение к резервным ячейкам памяти осуществляетсяв течение определенного для них ин тервала времени, сформированного датчиком интервалов времени.Использование предлагаемого устройства позволяет сократить объемоборудования в управляющих устройст вах ЭВМ за счет устранения необходимости иметь два типа защитных устройств, а именно, устройства для обхода неисправных ячеек памяти и устройства для защиты ячеек памяти от 5 неправомочного к ним обращения. Предлагаемое устройство выполняет обезащитные функции, что расширяет область его применения.Формула изобретенияУстройство для защиты блоков памяти, содержащее блок регистрации,коммутатор, датчик времени, дешифратор, триггеры и элементы И и ИЛИ,причем первый вход блока регистрациисоединен со, входом дешифратора, выходы которого подключены к соответствующим входам коммутатора, выходы ком мутатора подключены к соответствующим входам триггеров, второй входблока регистрации подключен к выходуэлемента И, входы которого соединеныс выходом элемента ИЛИ и с первымвыходом датчика времени соответственно, второй выход датчика времени подключен к третьему входу блока регистрации, а соответствующие входы элемента ИЛИ и датчика времени объединены, о т л и ч а ю щ е е с я тем, точто с целью расширения функциональных возможностей путем переключениянеисправных ячеек на резервные, оносодержит дополнительный дешифратор идополнительные элементы И и ИЛИ, причем выходы дополнительного дешифратора подключены к соответствующим входам коммутатора, выходы которогоподключены к соответствующим входамдополнительных элементов И и ИЛИ, а с Я выходы триггеров подключены к соответствующим входам дополнительныхэлементов И, выходы которых соединены со входами элементов ИЛИ соответственно, выход дополнительного 65 элемента ИЛИ подключен к четвертому752498 1. Авторское свидетельство СССР Р 587502, С 11 С 7/00.2, Авторское свидетельство СССР У 574774,0 11 С 29/00 (прототип),Составитель В.Гуркинаедактор Л.Веселовская Техред Н. Ковалева и орректор М. Ш Тираж 662ИПИ Государственногопо делам изобретенийМосква, Ж, Раушс Заказ 477 130 П "Патент",Ужгород, ул. Проектна л входу блока регистрации и к одномурз входов датчика времени.Источники информации,принятые во внимание при экспертизе Подписное омитета СССР открытий я наб., д. 4/5