Динамический элемент памяти

Союз СоветскнкСоцнапнстнческниРеспублик ОП ОСАНКЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет по делам изобретений и открытий(54) ПИНАМИЧЕСКИЙ ЭЛЕМЕНТ ПАМЯТИ 1Изобретение относится к вычислительной технике и может быть испопь зовано в запоминающих устройствах автоматики.Известен динамический элемент памяти, выполненный в виде р-тт-р-тт прибора, и -эмиттер которого подсоединен к разрядной шине, а р -эмиттер к числовой 1.Недостатком такой ячейки при работе в составе матрицы накопителя является то, что цикл изменения информации включает операцию стирания целого слова накопитепя и операцию записи в выбранные ячейки этого же слова, что приводит к уменьшению быстродействия, усложнению схем управления, увеличению потребляемой мощности в составе запоминактщего устройства.Известен также полупроводниковый запоминающий элемент на одном транзисторе с неподклточенной базой. Транзистор работает, как двухэлектродный прибор, коллектор которого соединен с генератором импульсов напряжения, а эмиттер-со схемой обнаружения тока 21.Недостатком этого запоминающегоэпемента является то, что дпя записи информации между коллектором и эми 6- тером транзистора требуется значительная разность потенциалов (около 6-7 тоВ), так как элемент памяти работает в режиме пробоя одного из переходов, что существенно снижает срок его службы. Запись и считывание требуют многоуровневых управпятощих сигналов, что усложняет организацию выборочного поэпементного управления.Наиболее близким техническимрешением к данному изобретенито является динамический элемент памяти с двумя электрическими выводами, со. держащий биполярный и полевой транзисторы, причем эмиттер биполярного и исток полевого транзисторов подключены к первому и второму выводу7639 1 О 15 20 25 35 40 45 50 55 3соответственно, база биполярного подключена к стоку, а коллектор биполяр ного к затвору полевого транзистора 3. Недостатком этого элемента памяти является то, что приперезаписи информации в ячейках памяти в составе матрицы накопителя требуется предварительный опрос ячеек всего спова для поддержания на разрядных шинах определенного режима, неразрущающего информацию в ячейках, в которых информация при цикле перезаписи должна быть сохранена. Это приводит к снижению быстродействиязапоминающего устройства и увеличению рассеиваемой мощности.Целью изобретения является уменьшение потребляемой мощности динамического элемента памяти,Поставленная цель достигаетсятем, что в динамическом элементепамяти, содержащем биполярныйтранзистор, коллектор и база которого подключены соответственно к затвору и истоку полевого транзистора,а эмиттер - к одной иэ двух щинуправления, сток полевого транзистора подкпючен к эмиттеру биполярноготранзистора, база которого подключена к другой шине управления.На фиг. 1 представлена схемаэлемента памяти; на фиг. 2-4 - возможные варианты конструктивноговыполнения этой схемы.Динамический элемент памяти содержит биполярный транзистор 1 иполевой транзистор 2, связаннь 1 е между собой так, что исток 3 полевоготранзистора и база 4 биполярноготранзистора подключены к выводу 5,а сток 6 полевого транзистора иэмиттер 7 биполярного транзистораподсоединены к выводу 8, Затвор 9полевого транзистора подключен кколлектору 10 биполярного транзистора, исток 3 и сток 6 соединены кана.лам 11. Выводы 5 и 8 подключенысоответственно к шинам 12 и 13управления,При интегральном выполнении описываемая ячейка представляет собой следующую структуру: на рподложке 14 расположен пф-скрытый слой 12, являющийся одновременно шиной 12 и истоком 3 полевого транзистора. На слое 12 выполнены 0 Гп)- -слой 4, являющийся базой биполяр 66 фного транзистора,-канал 11 полевого транзистора, рр-) -затвор 9полевого транзистора, являющийсяколлектором биполярного транзистора,Ррф) -эмиттер 7 биполярного транзистора, соединенный общим электрическим контактом в виде проводящейметаллической шины 13 с и -стоком6 полевого транзистора,Работа ячейки основана на возможности хранения двоичной информациив зависимости от того, в проводящем(логический "О") состоянии она находится. Запись логического "Оф осуществляется следующим образом: на вывод5 подается импульс положительной полярности, на выводе 8 в это времяустанавливается потенциал, близкий кнулевому потенциалу. В результатемежду выводами ячейки устанавливается разность потенциалов, достаточнаядля заряда барьерной емкости 15, образованной полупроводниковыми областими затвора и истока полевого транзистора. В результате введения запирающего заряда на барьерную емкость 15р-.-перехода объемный заряд в канале полевого транзистора увеличивается,что приводит к переводу ячейки в непроводящее состояние.Запись логической 1" или переводячейки в проводящее состояние происходит так: на вывод 8 подается импульспопожительной полярности, на выводе5 устанавливается потенциал, смещающий р-д -переход эмиттера биполярноготранзистора в прямом направлении. Врезультате инжекции эмиттерным переходом носителей зарядл в область коллектора биполярного транзистора, являющегося затвором полевого транзистора, запирающий заряд в затворе рассасывается, объемный заряд в каналесокращается, и ячейка переходит впроводящее состояние.При считывании на вывод 5 подается импульс попожительной полярности,а вывод. 8 подключается через шину13 к нагруэочному сопротивлению7-1030, где Я - сопротивление канала в проводящем состоянии. Если ячейканаходилась в состоянии логическойю1, т, е. была открыта, то между выводами 5 и 8 устанавливается напряжение М(ЧП/10, где 91 - амплитуданапряжении импульса на выводе 8, Ток,проходящий в этот момент через каналячейки и сопротивление 3 д, на втором5выводе которого потенциал близкий к нулевому потенциалу земли, и будет током считывания.Если ячейка находилась в закрытом состоянии, соответствующем логичес кому фОф, то ток через нее будет определяться подзарядом емкости 15, на котором находится запиранхций заряд, т. е. (юновременно происходит восстановление заряда.Преимущество предложенной ячейки памяти перед известной состоит в воэможности уменьшения потребляемой мощности, управлении одноуровневыми амплитудами сигналов, организации поэлементного управления.,Это приводит к увеличению быстродействия запоминающего устройства в целом и к упрощению его схем управления,Кроме того, предложенное выполнение обеспечивает возможность умень щения размеров ячейки 1 меньше 100 мкмжд и организацию однослойной металлиэации шин выборки, что достигается за счет подключения металлизированной шины непосредственно к эмит формула изобретения,динамический элемент памяти, содержащий биполярный транзистор,коллектор и база которого подключенысоответственно к затвору и истоку полевого транзястора, а эмиттер - кодной из двух шин управления, о т л ич а ю щ и й с я тем, что, с цельюуменьшения потребляемой мощностиэлемента памяти, сток полевого транзистора подключен к эмиттеру биполяр-.ного транзистора, база которого подключена к другой шине управления.Источники информации,принятые во внимание при экспертизе.1. Авторское свидетельство СССР391609, кл. Я 11 С 11/34, 1972.2. Патент США М 3699540,кл. 340-173, 1973.3. Зывка Великобритании1429846, кл. НЗТ, 1976 1 прототип). 0 763966 6теру биполярного и стоку полевоготранзистора, когда второй шиной служит скрытый 0+-слой.763966 Фиг. Ю. Ушакобурка Составитель аменская Техред Н.рректор М. Шароши дактор 92/4 Зак Филиал ППП фПатентф, г. Ужгород, ул. Проектная Тираж 662 И НИИПИ Государствен по делам изобрет 113035, Москва, Ж ногоний5,Подписноемитета СССРоткрытийушская набд.