Ячейка памяти

11 кякзт.;ц 11; 4 .;ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Соеаикмх Соцйаектнческих Республнк(22) Заявлено 24. 07. 78 (21) 2648477/18-24с присоединением заявки Мо(23) Приоритет Р 1 М ) 3 С 11 С 11/34 6 11 С 17/00 Государственный комитет СССР но делам изобретений н открытий.327.67 (088.8) Дата опубликования описания 300780(54) ЯЧЕЙКА ПАМЯТИ Изобретение относится к микроэлектронике и может быть использовано для создания полупроводниковых запоминающих устройств ( ЗУ) как оперативных, так и электрически перепрограммируемых постоянных запоминающих Устройств (ППЗУ)Известны ячейки ППЗУ с произвольной выборкой, представляющие собой р-канальный МНОП-транзистор, состоящий из слабо легированной кремниевой подложки п-типа, двух расположенных в приповерхностном слое подложки на некотором расстоянии друг от друга сильно легированных областей р-типа (сток и исток), являющихся дифФузионными шинами (разрядная шина и шина питания) и последовательно нанесенных на подложку слоев двуокиси кремния, нитрида кремния и металлического слоя, являющегося затвором 11 и(21 .В другой ячейке памяти .используется сочетание ПЗС сдвигового регистра и запоминающего МНОП-конденсатора, в котором после каждого третьего ПЗС-элемента расположен МНОП-конденсатор. Здесь на кремниевую додложку и-типа последовательно нанесены слои двуокиси кремния переменной толщины (в области ПЗС-элемента толщина слоя составляет 500 А , а в области МНОП-конденсатора - 20 А ) и нитрида кремния толщиной 500 Х на слое нитрида кремния расположены алюминиевые электроды, служащие затворами ПЗС-элемента и МНОП-конденсатора 33 .Недостатком описанных конструкций является большая площадь ячейки и отсутствие произвольной выборки из ЗУ на основе данной ячейки.Наиболее близким к изобретению техническим решением является ячейка памяти, содержащая полупроводниковую подложку с Ч-образными параллельными канавками, расположенными в приповерхностном слое полупроводниковой подложки до соединения с легированными диФФузионными областями внутри полупроводниковой подложки, противоположного ей типа проводимости, первый слой диэлектрика на поверхности которого в Ч-образных параллельных канавках размещены тактовые шины, на поверхности которых и первого слоя диэлектрика расположен второй защитный слой диэлектрика, Кроме того, в полупроводниковойподложке размещены также разрядныедиффузионные шины 141,Недостатком этой ячейки являетсятолько оперативный режим работы итрудность стирания информации в ре 5жиме ППЗУ,Дель изобретения - повышение степени интеграции ячейки памяти и обеспечение произвольной выборки в сочетании с последовательной выборкойи электрическим стиранием информации.Поставленная цель достигается тем,что в ячейку памяти введены шины выборки, расположенные на втором слоедиэлектрика перпендикулярно тактовым шинам, и образующие с полупроводниковой подложкой между тактовыми шиками МНОП-конденсаторы.И тем, что легированные диффузионные области выполнены одинаково сполупроводниковой подложкой типа проводимости и с концентрацией примесине менее, чем в 10 раз превышающейконцентрацию примеси в полупроводниковой подложке.На фиг. 1 показана предлагаемая рячейка памяти; на фиг. 2 - переносзаряда в ПЗС-элементе; на фиг. 3 и 4 пояснение работы ячейки при записи исчитывании информации, соответственно; на фиг. 5 - возможная конструкция матрицы памяти.В полупроводниковой подложке 1выполнены Ч-канавки 2, дно которыхнаходится в контакте с диффузионнымиобластями 3, выполненными в подложке и совпадающими с ней по типу проводимости. В промежутках между Ч-канавками расположены элементы запоминающего МНОП-конденсатора : диэлектрические слои 4 5 О, - толщиной 2050 А и 5,й 4 - 5 толщиной 600-1000 А 40и АР шины б выборки.На боковых гранях Н-канавок, примыкающих к запоминающему конденсатору, последовательно расположеныэлементы ПЗС структуры, включающейподзатворный окисел 7 из 510 толщиной 1000-1200 А, совпадающий с диэлектрическим слоем 4 запоминающегоконденсатора, и тактовые электроды8 и 9 из поликремния, изолированногоот электрода МНОП-конденсатора окислом 10. Области 3 служат для увеличенияпорогового напряжения участкахПЗС-элемента, расположенного в углублении Ч-канавки, Концентрация примесив эФой области не менее, чем в 10 раз 55превышает концентрацию примеси в подложке, что обеспечивает пороговое напряжение на укаэанном участке больше,чем максимальное рабочее напряжениена ПЗС-электроде. ЬОРассмотрим передачу заряда в ПЗСэлементе запоминающего устройства(фиг. 2). На полупроводниковой подложке 1 и-типа расположены р + область 11, образующая с подложкой р-и д переход, подзатворный диэлектрик 7 (фиг. 1) толщиной 1000 + 1200 А и шина 8, например из поликристаллического кремния (фиг. 1) . Отрицательное напряжение на конце шины 8 подается таким образом, что 1 Ч1 Ча где Ч, - напряжение на конце шйны 8она границе с областью 11, Н, - напряжение на противоположном конце шины 8. В результате в полупроводниковой подложке под электродом образуется потенциальная яма, причем глубина ее в месте приложения Чс), меньше, чеммиксте приложеня Н . Если входной р-п переход заземлен Чэ= 0 (где НВ напряжение на р-и переходе) , то из р+ области 11 перетекают в потенциальную яму неосновные носители( дырки) и за счет действия градиента напряжений под шиной перемещаются в место большего поверхностного потенциала (место приложения Ч) ) . Аналогично в конструкции, показанной на фиг. 1, передача заряда осуществляется по боковым граням Ч-канавки.Область р+11 не является конст:чктивным элементдм ячейки памяти и показана только для иллюстрации работы ПЗС-элемента устройства.Запись логического "0" в МНОП-конденсатор осуществляется следующим образом (фиг. 3).На шину МНОП -конденсатора б подается отрицательное напряжение 35- 40 В. При этом под МНОП-конденсатором образуется глубокая потенциальная яма (условно показанная штриховой линией), Заполнение потенциальной ямы под МНОП-конденсатором неосновными носителями осуществляется по ПЗС-элементу, расположенному в Ч-канавках. Перетекание заряда из потенциальной ямы , образованной на боковой грани Ч-канавки в потенциальную яму МНОП-конденсатора осуществляется при большем поверхностном потенциале под МНОП-конденсатором относительно поверхностного потенциала боковой грани Ч-канавки, т. е.1 Чз 14,1 при Чь = о,где Нз - напряжение на затвореМНОП-конденсатора;Ч - напряжение на ПЗС шине 8;Ч - напряжение на ПЗС шине 9,атЗаполнение потенциальной ямы неосновными носителями, при Н, = 3540 В (напряжение записи в МНОП-элементе памяти ) ведет к накоплениюзаряда на границе раздела окисел 4 нитрид кремния 5, т.,е. увеличениюпорогового напряжения МНОП-конденсатора, что соответствует записи логического "0".Запись логической "1" осуществляется при подаче положительного напряженин на шину МНОП-конденсатора бпри нулевых потенциалах на ПЗС-элементе в Н-канавках.Логической "1" соответствует низкое, а логическому "0" - высокое пороговое напряжение МНОП-конденсатора.В случае низкого порогового напряжения при подаче отрицательного потенциала 10-12 В на шину МНОП-конденсатора (Фиг. 3) под ним образуется потенциальная яма, способнаяхранить и переносить заряд неосновных носителей (для п-подложки-дырки),В случае высокого пороговогонапряжения потенциальная яма подМНОП-конденсатором при подаче отрицательного смещения 10-12 В на шину6 (Фиг. 3 )отсутствует.Считывание.информации из ячейкипамяти происходит следующим образом.На шину МНОП-конденсатора б(фиг, 4) подается отрицательный потенциал Чз 10-12 В (оптимальное напряжение считывания информации изМНОП-элемента), При этом в случаезаписанной в ячейку логической "1"под электродом имеется потенциальная яма, через которую протекают не.основные носители заряда из потенци 25альной ямы, образованной под шинойПЗС 8 в потенциальную яму шины ПЗС9. Перенос заряда через потенциальную яму МНОП-конденсатора осуществляется при следующем распределении потенциалова,Чз ) 1 ЧЗ,),где Ч; напряжение на шине ПЗС 8;Ч - напряжение на шине ПЗС 9.При считывании логического "0"пороговое напряжение МНОП-конденсатора примерно соответствует поданному напряжению на шину б выборки,под электродом МНОП-конденсатора потенциальная яма не образуется и протекание заряда из потенциальнойямы 8 в потенциальную яму шины 9 непроисходит.Наличие носителей в потенциальнойяме шины 9 соответствует регистрациилогической "1", а его отсутствиелогического "0".В качестве примера на Фиг. 5показана возможная органиэация матрицы памяти с использованием предлагаемой ячейки, где б и б - шиныМНОП-конденсатора 8, 8 , 9 и 9тактовые шины ПЗС, 11 - входные р-ипереходы, 12 - выходные р-и переходыеНа фиг. 5 показано стрелкой 55протекание заряда при считывании логической "1" из ячейки памяти, например, 13: инжекция заряда из входного р-п перехода 11 в ПЗС"электродрасположенного в Ч-канавке 2 (учас- Щток 1 ), протекание заряда по боковойграни ПЗС шины 8 (участок 11) ; передача заряда иэ ПЗС-шины 8 в ПЗСшину 9 через МНОП-конденсатор с низким пороговым напряжением 13, на ши 65 ну б которого подано отрицательное напряжение 10-12 Р (участок 111 );перенос заряда по боковой грани ПЗС шины 9, расположенного в Ч-канавке 2 (участок 1 Ч ) к выходному р-ппереходу (участок У ),Считывание информации только из ячейки 13 обеспечивается наличием потенциалов на затворной шине МНОП-конденсатора б и шинах ПЗС 8 и 9 при нулевых потенциалах на шинах б, 8 и 9. Аналогичным образом может быть считана информация из любой ячейки памяти запоминающего устройства,Таким образом, размещениеПЗС-электродов по боковым сторонамМНОП-элемента памяти с переменнымпорогом в Ч-канавках и наличие областей с повышенной концентрациейпримеси, находящихся в контакте сдном Ч-канавки, обеспечивают произвольную выборку из запоминающего устройства за счет переноса заряда побоковым граням Ч-канавки,Теоретические расчеты показывают,что время выборки одного бита информации в матрице, основанной на предлагаемой ячейке, может составить1-2 мс, а плошадь ячейки может бытьуменьшена в 5-6 раз по сравнению ссуществующими и составляет 150200 мкмпри использовании фотошаблолнов с минимальной шириной линии 5 мкм.Формула изобретения1, Ячейка памяти, содержащая полупроводниковую подложку с Ч-образными параллельными канавками, расположенными в приповерхностном слое полупроводниковой подложки до соединения с легированными диффузионными областями внутри полупроводниковой подложки, первый слой диэлектрика, на поверхности которого в Ч-образных параллельных канавках размещены тактовые шины, на поверхности которых и первого слоя диэлектрика расположен второй слой диэлектрика, о т л ич а ю щ а я с я тем, что, с целью повышения степени интеграции ячейки, она содержит шины выборки, расположенные на втором слое диэлектрика перпендикулярно тактовым шинам, и образующие с полупроводниковой под; ложкой между тактовыми шинами МНОП- конденсаторы.2. Ячейка по п. 1, о т л и ч а-. ю щ а я с я тем, что легированные диффузионные области выполнены одинакового с полупроводниковой подложкой типа проводимости и с концентрацией примеси не менее, чем в 10 раз превышающей концентрацию примеси в полупроводниковой подложке.752476 Оиг, Л Источники информации,принятые во внимание при экспертиз 1. Микроэлектроника и полупроводниковые приборы, Бып. 1, 1976, М., "Сов. радио", с, 58-76. 2. Патент США Р 3893085,кл. 340-173, 1975.3, "ТЕЕЕ ,3, оГ 5 о)О Бгаге Сгепгь",1974, Ч. 5 С. 9, Р 3, р, 148-150.4. "Электроника", 1977, Р 17,с, 42-45 (прототип).илиал ППП "Патент", г. Ужгород, ул. Проектна ЦНИИПИ За 752476 иг Фи г. 4775/25 Тираж 662 Подписно