Устройство для приема избыточной информации

(51)М. Кл. Н 041/1 О с присоединением заявкиГааудерстынный комитет СССР(23)Приоритет ло делам изобретений и открытийОпубликовано 30.11,82. Бюллетень 44 Дата опубликования описания 30,11.82(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНОЙ ИНФОРМАЦИИра 111Изобретение относится к электросвязи, а именно к приемным устройствам систем передачи дискретной информации, в которых для передачи сообщений используются избыточные коды. Известно устройство для приема из" быточной информации, содержащее приемник, выход которого подключен через блок буферной памяти и через последовательно соединенные первый пороговый селектор, декодер и блок регистров памяти к первому и второму входам блока управления выдачей информации, выход которого подклю"чен к второму входу блока регистров .памяти, а также блок вычитания, уси-. литель, второй пороговый селектор и последовательно соединенные двоичный регистр сдвига, сумматор и третий пороговый селектор, выход которого подключен к второму входу декодеОднако известное устройство обладает низкой точностью приема избы"1 точной информации.Цель изобретения - повышение точ" ности приема избыточной информации. Для достижения указанной цели вустройство для приема избыточной информации содержащее приемник, выход которого подключен через блок буфер .ной памяти и через последовательносоединенные первый пороговый селектор, декодер и блок регистров памяти к первому и второму входам блока управления выдачей информации, выход 15 которого подключен к второму входублока регистров памяти, а также блок вычитания, усилитель, второй пороговый селектор и последовательно сое 1 иненные двоичный регистр сдвига, сумматор и третий пороговый селектор, выход которого подключен к второму входу декодера, введены логический блок, два двоичных счетчика, анализа20 25 ЭО 3 40 4 3 9783 тор, два ключа и элемент ИЛИ, к первому входу которого подключен выход приемника, к второму входу элемента . ИЛИ и входу второго порогового селектора подключен выход блока буферной памяти, а выход элемента ИЛИ подключен к первому -входу блока вычитания, к второму входу которого, объединенному с информационным входом первого ключа и первым входом декодера, под ключен выход второго порогового селектора, при этом выход блока вычитания подю учен к первому входу усилителя, к второму входу которого через последовательно соединенные логический блок и первый двоичный счетчикподключен первый выход анализатора,к первому входу которого, а также кинформационному входу второго ключа и входу втоРОГО двоичнОГО счетчикаподключен выход усилителя, а выходвторого двоичного счетчика подключен к вторым входам логического блока ианализатора, второй выход которогоподключен к управляющим входам первого и второго ключей, выходы которых подключены соответственно к входу двоичного регистра сдвига и вто"рому входу сумматора.На чертеже представлена структурная электрическая схема устройствадля приема избыточной информаЩииУстройство содержит приемник 1,первый пороговый селектор 2, декодер 3, блок 4 регистров памяти, блок5 управления выдачей инФормации, блокб буферной памяти, блок 7 вычитания,усилитель 8, второй пороговый селектор 9 двоичный регистр 10 сдвига,сумматор 11, третий пороговый селектор 12, логический блок 13, первыйи второй двоичные счетчики 14 и 15анализатор 16, первый и второй ключи17 и 18, элемент ИЛИ 1.1.Устройство для приема избыточнойинформации работает следующим образом.На вход приемника 1 из каналасвязи поступает составной сигналс избыточностью, например последовательный сигнал 5(й)=Б,1(й) Б,(т) Я(й),(й). Бго длительность равна т=п "С, где и - количество элементарных сигналов в составном сигнале с избыточностью или значностькода, - длительность одного эле- фф ментарного сигнала, В приемнике 1 осуществляется, например, корреля" ционная обработка элементарных сиг 3 4налов, в результате которой на выхо- де приемника 1 в моменты времени с 1 с (1 =1и) появляются аналоговые 1величины, В момент времени 1 =п.ь ви блоке б буферной памяти записывается для хранения аналоговая оценка (точная оценка) составного сигнала с изЬыточностьюХ=(х х,х х ),По мере поступления элементарных сигналов на вход устройства на выходе приемника 1 в соответствуоциемоменты времени им ставятся в соответ.ствие аналоговые сигналы, которыеодновременно подаются на первый входэлемента ИЛИ 1 с выхода которогопоступают на первый вход блока 7 вычитания; на вход блока б буферной памяти, где запоминаются, на вход первого порогового селектора 2, в котором входные аналоговые сигналы преобразуют в выходные двоичные сигналы, причем, величина последних определяется по отношению сигнал-шум, параметрам кода и виду модуляции. С выхода первого порогового селектора выходные двоичные сигналы одновременно подаются на второй вход блока вычитания и информационный вход первого ключа 17, на первый вход декодера 3, в котором входные двоичные сигналы запоминаются, накапливаются и после того, как их количество будет составлять величину, равную и, входная двоичная кодовая комбинация У ;-(у, у , у у 1) отождествляется с Ьлижайшей(по Хэммингу) выходной разрешенной кодовой комбинацией УР, Довичная кодовая комбинация У 1 является первой грубой оценкой составного сигнала с избыточностью 5, Разрешенная двоичная кодовая комбинация УР подается на второй вход блока 4 регистров памяти, в котором запоминается,Таким образом, по мере поступления на вход приемника 1 сигналов Я (й) в соответствующие моменты времени на второй вход блока 7 вычитания поступает его грубая двоичная оценка, а на первый вход - точная аналоговая оценка х . В Ьлоке 7 вычита" ния из величины сигнала х вычитают)величину сигнала у . В ре ультате3этой операции нэ выходе блока 7 вычитания получают разностный сигнал гф=х -у , который поступает на перунвый вход усилителя 8, Коэффициент73 бПри 1=п, г 0 (неравенство спра.ведливо для любого из предыдущихсимволов с =1-;(и) и дпя самогосимвола г ) появляется импульс переполнения на выходе второго. двоичного счетчика 15, который коммутиру"ет сигнал постоянного напряжения спервого выхода анализатора 16 навторой. Данная ситуация следует извторой описанной ситуации,Если после обработки всех элементарных сигналов оказалось что сигУнал г 7 г 01 на втором выходе анализатора 16 не появился, то осуществляется считывание (с регенерацией) сигналов из блока 6 буфернойпамяти аналоговых сигналов, которыев виде двоичных сигналов (после преобразования во втором пороговом селекторе 9) поступают на второй входблока 7 вычитания и информационныйвход первого ключа 17 и непосред-ственно в аналоговом виде черезэлемент ИЛИ 19 на первый вход блока7 вычитания. В это время первыйвход блока 5 управления выдачей информации закрыт. Далее все ранееописанные операции повторяются,Аналогичные циклы считывания информации (в дальнейшем просто циклы)из блока 6 буферной памяти продолжают до тех пор, пока не поступитпоследний и-й двоичный сигнал навторой вход декодера 3. Формирование этих двоичных сигналов осуществляют следующим образом.Окончание одного из циклов соответствует четвертой ситуации, послекоторой на управляющем входе первого ключа 17, и на управляющем входевторого ключа .18 появляется управляющий сигнал, открывающий ключи.После этого начинается очереднойцикл считывания, в ходе которого всумматоре 11 реализуют операцию суммирования, приводящую к появлению,на его выходе аналогового сигналах=.г+у , который в третьем,пороговом селекторе 12 преобразуется в дво.ичный сигнал у. Эти двоичные сигналы с выхода третьего пороговогоселекгора 12 последовательно поступают в декодер 3, После того каквходной регистр декодера 3 заполнит- ,ся двоичными сигналами, комбинациякоторых соответствует второй грубойоценке составного сигнала с избыточностью, второй вход декодера 3 отключается от выхода третьего порого 5 9783усиления усилителя изменяется дис"кретно в зависимости от величины управляющего сигнала на втором его входе, Этот управляющий сигнал снимается с первого двоичного счетчика 511 (кодограмм), исходное состояниекоторого.- единичное. Если в процессеработы в нем будет записано число2,3, или р (р=1,2,3,), то соответственно будет изменяться и коэффициент усиления усилителя 8 М=1+1 й(где ЬМ - некоторое единичное усиление, определяемое соотношением сиг"нал-шум на выходе приемника 1 и параметрами усилителя 8, максимальное 15значение коэффициента усиления зависит от статистических характеристикканала связи).Усиленный таким образом разностный сигнал г =кг одновременно посту3пает на информационный вход второго ключа 18, на вход второго двоичного счетчика 15 (импульсов), в котором в двоичном коде отображаетсяпорядковый номер усиленного разностного сигнала (. При )=и на выходевторого счетчика 15 появляется импульспереполнения, который подается навторой вход логического блока 13 ина второй вход анализатора 16. В ана-Золизаторе 16 осуществляют оценку величины сигнала г путем сравнения свеличиной некоторого порогового напряжения О (эта величина определяется отношением сигнал-шум на входе 35приемника 1),Рассмотрим ситуации, характеризующие различные режимы работы анализа"тораПри )Фп, г( Она обоих выходаханализатора сигнал отсутствует,При 3 Фп, г и, появляется сигнал в виде постоянного напряженияна первом выходе анализатора 16. Онзапрещает в логическом блоке 13 прохождения сигналов с управляющего второго входа на выход.При 1=п, г01 (последнее неравенство справедливо для всех сигна"лов с =1-:и, т,е, и для символов,предшествующих символу г) на выходах анализатора 16 сигналов нет, Им"пульс переполнения с выхода второгодвоичного счетчика 15 (импульсов)через логический блок 13 записывается в первый двоичный счетчик 14(кодограмм), увеличивая его состояние на единицу. Эта ситуация следу-ет из первой описанной ситуации.797ваго селектора 12, После этого декодер 3 отождествляет вторую двоичнуюкодовую комбинацию с выходной двоичной разрешенной кодовой комбинаци".ей У Р которая поступает в двоичныйблок ч регистров памяти. На очередном цикле из блока 6 буферной памяти в блок 5 управления выдачей информации считывают ся элемента рныесигналы точной аналоговой оценкисоставного сигнала с избыточностьюХ, а из блокарегистров памяртиразрешенные комбинации У и У,УВ блоке 5 управления выдачей информации вычисляют коэффициенты корреляции между; Х и УР, а также меж"ду Х и У Р, которые затем сравнивают,По результату .сравнения с помощьюуправляющего сигнала, подаваемогоиз блока 5 управления выдачей инфор"мации в блокрегистров памяти,из блокарегистров памяти на выходустройства считывают ту из разрешенных кодовых комбинаций (или ее инФормационную часть), для которой ко"эффициент корреляции больше,Предлагаемое устройство для приема избыточной информации в целомобладает более высокими технико-экономическими показателями по сравнению с известным. Положительный эф"фект заключается в повышении топочно"сти приема избыточной информации инадежности устройства на основе перехода от параллельного способа формирования сигнала градиента к по"следовательному благодаря исключениюаналоговых элементов, уменьшению количества каналов обработки в некоторых блоках до одного, При этом конструкция устройства упрощается, появляется возможность путем перехода к дискретной обработке в большейстепени использовать микропроцессоры, Вследствие увеличения точностиформирования. сигнала градиента повышается реальная помехоустойчивостьприема ориентировочно на порядок (повероятности ошибки),Формула изобретенияУстройство для приема избыточной информации, содержащее приемник, вы"5 1 о 15 20 25 зо но соединенные первый пороговый селектор, декодер и блок регистров памяти к первому и второму входам блока управления выдачей информации, выход которого подключен к второму выходу блока регистров памяти, а также блок вычитания, усилитель, второй пороговый селектор и последовательно соединенные двоичный регистр сдаига сумматор и третий пороговый селектор, выход которого подключен к второму. входу декодера, о т л ич а ю щ е е с я тем, что, с целью повышения точности приема избыточной информации, в него введены логический блок два двоичных счетчика, ана. лизатор, два ключа и элемент ИЛИ, к первому входу которого подключен выход приемника, к второму входу эле. мента ИЛИ и входу второго порогового селектора подключен выход блока буферной памяти, а выход элемента ИЛИ подключен к первому входу блока вычитания, к второму входу которого объединенному с информационным входом первого ключа и первым входом декодера, подключен выход второгопорогового селекторапри этом выходблока вычитания подключен к первому входу усилителя, к второму входу которого через последовательно соединенные логический блок и первый двоичный счетчик подключен первый выходанализатора к первому входу которого, а также к информационному входу второго ключа и входу второго двоичного счетчика подключен выход усилителя, а выход второго двоичногосчетчика подключен к вторым входамлогического блока и анализатора,второй выход которого подключен куправляющим входам первого и второгоключей, выходы которых подключенысоответственно к входу двоичногорегистра сдвига и второму входу сумматора.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРМ 82 Й 263 кл. Я 08 С 19 Л 8 1979(прототип),8373ход которого подключен через блок буферной памяти и через последователь 978373