Устройство для обнаружения ошибок цифрового сигнала в контролируемых кодах

ОП ИСА ИЗОВРЕТ Соек СоветскихСоциалистическихРеспублик К АВТОРСКОМУ С 63) Дополнительное к авт. св 22) Заявлено . 25. 02:, 81 21рисоединением заявки улврствсый китатССьРделан аобретеийоткрытй(5 Й) УСТРОЙСТВО.ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК ЦИФРОВО СИГНАЛА В КОНТРОЛИРУЕМЫХ КОДАХовыхо:вто" ние дос;бок примых коо для обнару;сигнала водвржащее онные блок па"кже два блокаистр сдви 3Изобретение относится к технике связи и может быть использовано в цифровых линиях связи для контроля линейного сигнала в кодах.Известно устройство для обнару" жения ошибок цифрового сигнала в контролируемых кодах, содержащее последовательно соединенные блок памяти и накопитель, а также два блока совпадения 1 .Однако известное устройство обладает низкой достоверностью обнаружения ошибок.: Цель изобретения - повыше товерновти обнаружения оши увеличении числа контролируе дов.Для этого в устройстжения ошибок цифровогоконтролируемых кодах,последовательно соединмяти и накопитель, а тсовпадения, введены ре юга, объединейные по первому входудва блока управления, два дешифратора и формирователь сигнала ошибок,к входам которого подключены выходыдвух блоков совпадения , к первымвходам которых, а также к входамблока памяти подключены выходы первого и второго дешифраторов, а квторым входам блоков совпадения подключены выходы накопителя, приэтом первый вход регистра сдвигаявляется первым входом устройства,второй вход регистра сдвига объединен с первыйи входами аешифратори третьим входом .накопителя, а вды регистра сдвига подключены крым и третьим входам дешифраторови вторым входам блоков управления,выходы которых подключены к четвер"тым входам соответствующих дешифра"торов, а объединенные первые входы,,блоков управления являются третьимвходом устройства,3 959289 4На фиг. 1 представлена. структур", единичных и нулевых поаледовательнос-ная электрическая схема устройства; тей макоимальной длительности.на фиг. 2.- временные диаграммы рабо. Формирователь 1 О сигналов ошибокты устройства. производит окончательное выделениеУстройство содержит регистр 1 % общей ошибки в контролируемом кодесдвига., блоки управления 2 и 3, де- (к,1,а).шифраторы 4 и 5, блок 6 памяти, на- Таким образом, достоверность обкопитель 7, блоки совпадения 8 и 9, наружения ошибок в устройстве поформирователь 10 сигнала ошибок; 1, вышается за счет стабильности работы11, Ф " входы устройства. 1 в детектора ошибок в переходные перио"Устройство работавт следующим об- ды, вызванные прерыванием связи иразом. дрейфом питания.На вход 4 подается информационная последовательность цифровых сиг"налов (о), поступающая на вход ре" И формула изобретениягйстра 1 сдвига. На вход 11 подается последовательность импульсов с Устройство для обнаружения ошичастотой следования, равной двойной бок цифрового сигнала в контролирутактовой частоте (а). На вход В по"емык крах, содержащее последовательдается потенциал логического "0" при 20 но соединенные блок памяти и наконаличии на входе 1 информационного питель, а также два блока совпасигнала в кодах В 1 Г и 0 И 1, если же дения, о т л и ч а ю щ е е с я тем,на входе 1 сигнал в коде СИ 1, то на что, с целью повышения достоверносвход Ш необходимо подать потенциал ти обнаружения ошибок при увеличенииф 11 111 2 числа контролируемых кодов , введеныИнформация , поступающая на вход 1, ре ги с т р сдвига , объединенные по пер-записывается в трехра з рядный регистр вому входу два блока управления , д ва1 сдвига ( с , д ) , Первый дешифратор 4 , дешифра тора и форин ров а тел ь сигнала( единиц ) и второй дешифратор 5 ( ну-ошибок, к входам которого подключенылей) выделяют иэ сигнала, записанно- зО выходы двух блоков совпадения, к перго в регистр 1 сдвига, информ 4 цию вым входам которых, а также к входамо наличии единичной или нулевой пос- блока памяти подключены выходы перледовательности максимальной длитель- вого и второго дешифраторов, а к втоности (1,Г)рым входам блоков совпадения подклюБлок 6 памяти хранит информацию, чены выходы накопителя, при этом перпоступившую с первого и второго де- вый вход регистра сдвига является першифраторов 4 и 5, о наличии в ре" вым входом устройства, второй вход регистре 1 сдвига единичной или нуле" гистра сдвига объединен с первымивой последовательности максимальной входами дешифраторов и третьим входлительности. 4 О дом накопителя, а выходы регистраВ накопителе 7 происходит устра- сдвига подключены к вторым и третьнение явления размножения ошибок, им входам дешифраторов и вторым вхокоторое может возникнуть при опреде- дам блоков управления, выходы которыхленных комбинациях входного сигнала подключены к четвертым входам соот"в регистре 1. сдвига. Явление размно- ветствующих дешифраторов, а объедижения ошибок приводит к появлению нейные первые входы блоков управлеложных сигналов о наличии несуществу- ния являются третьим входом устрЬйст"ющей ошибки в контролируемом сигна- ва,( п 1. Источники информации,ле (ц,Блоки совпадения 8,9 соответствен" принятые во внимание при экспертизено единиц .и нулей относятся к нару. Заявка ФРГ У 252290,шению чередования соответственно кл, Н.О 4 1. 1/10, 1977 (прототип),