Мажоритарное декодирующее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 11005059 ф(22) Заявлено 12. 02. 81 (21) 3250757/18-24с присоединением заявки Мо -(23) ПриоритетОпубликовано 15,0383. Бюллетень Мо 10Дата опубликования описания 1503. 83 Р 11 М.Кп. С 06 Г 11/08Н 041/10 Государственный оинтет СССР по делам изобретений и открытий.А в зо ретения 71) е ОРИТАРНОЕ ДЕКОДИРУЮЩЕЕ УСТРОЙСТ 1 р Изоной тевано в с 25 бретение относится к импульсхнике и может быть использоаппаратуре передачи данных.Известно устройство для мажоритарного декодирования, содержащее регистр сдвига выходы соответствующих разрядов которого соединены через сумматоры по вод 2 с входами первого мажоритарного элемента и через вторые сумматоры .по вод 2 с оответствующими входами второго мажоритарного элемента, выход первого мажоритарного элемента через второй регистр соединен с входами вторых сумматоровпо вод 2 ).11.Недостаток устройства - сложность реализации.Наиболее близким к изобретению является устройство для мажоритарного декодирования циклических ко"2 дов, содержащее последовательно соединенные первый элемент ИЛИ, регистр сдвига, блок сумматоров, мажоритарный элемент, первый ключ, элемент НЕ-И, счетчик исправлений и второй элемент ИЛИ, а также счетчик сдвига, второй ключ и последовательно соединенные сумматор, вычислитель синдрома и блок определения веса синдрома, выход которого подключен к втоому входу второго элемента ИЛИ; при этом выходы счетчика сдвига подключе ны соответственно к вторым входам первого ключа и второго ключа, первый выход которого объединен с первым входом сумматора, к второму входу которого, а также к соответствующим входам вычислителя синдрома подключен выход вычислителя синдрома, причем соответствующий выход регистра сдвига подключен к входу первого элемента ИЛИ, к соответствующему входу мажоритарного элемента и к второму входу элемента НЕ-И 1 2)Недостаток известного устройства заключается в малой достоверности декодирования из-за невозможности полностью реализовать кодовое расстояние д 2 т +1 циклического кода путем исправления всех ошибок кратностью до 1Цель изобретения - повышение правильности декодирования за счет увеличения кратности исправляемых ошибокПоставленная цель достигается тем, что в мажоритарное декодирующее устройство, содержащее первый элемент ИЛИ, выход .которого соединен с входом регистра сдвига, разрядные выходы которого соединены через блок сумма 1005059О дом первого сумматора, а потенциональЗО 40 45 ИЛИ 1, регистр 2 сдвига, блок сумматоров 3, мажоритарный элемент 4, первый ключ 5, первый суммаТор б, элемент НЕ-И 7, второй ключ 8, счетчик9 исправлений, счетчик 10 сдвигов,третий ключ 11, второй элемент ИЛИ 12второй сумматор 13, вычислитель 14синдрома, четвертый ключ 15, пятый.ключ 16, определитель 17 веса синдрома, элемент 18 памяти, дешифратор19, вход 20 устройства, выходы 21 и22 устройства,Принцип работы устройства заключается в следующем. 60Во всех случаях, когда вместо2 го+1 необходимых проверочных соотно.шейий удается найти только 2 сотаких соотношений, ошибки кратности св прототипе не исправляются, причем 65 торов с входами мажоритарного элемента, выход последнего разряда соединен с вторым входом первого элемента ИЛИ и входом элемента НЕ-И, выход которого через счетчик исправлений соединен свходом второго элемента ИЛИ и с управляющим входом первого ключа, выход которого соединен с входом второго ключа и через первый сумма,тор - с входом вычислителя синдрома, общий выход которого соединен с его входами суммирования и с вторым вхоные выходы через определитель весасиндрома - с вторым входом второгоэлемента ИЛИ и с управляющим входомтретьего ключа, вход которого соединен с выходом второго ключа, и счетчик сдвигов, выходы которого соединены с управляющими входами второгои четвертого ключей, вход последнего соединен с выходом мажоритарного элемента, введены дешифратор,элемент памяти, второй сумматор ипятый ключ, при этом входы дешифратора соединены с разрядными выходамиблока сумматоров и с выходом последнего разряда регистра сдвига, а выход соединен с первым входом второго сумматора, второй вход которого соединен с выходом четвертого ключа, а выход - с .входом первого ключа и с вторым входом элемента НЕ-И, третийвыход счетчика сдвигов соединен суправляющим входом пятого ключа, выход которого соединен с вторым входом элемента памяти, выход которогосоединен с вторыми входами дешифратора и счетчика исправлений, выходвторого .элемента ИЛИ соединен с входами элемента памяти, пятого ключаи с дополнительными входами определителя веса синдрома, вычислителясидрома и счетчика исправлений. На чертеже представлена структурная блок-схема мажоритарного декодирующего устройства. Устройство содержит первый элемент 15 20 25 ошибочное решение выносится мажоритарньм элементом всегда со счетом я :(с). Это обстоятельство используется для исправления ошибок кратностью с, в предлагаемом устройстве, Существо заключается в том, что если действительное число ошибок составляет с -1 или меньше, то они правильно исправляются декодером, поскольку для этого достаточно 2 с проверочных соотношений, Если же число ошибок составляет о и декодирование производится неверно, то при повторном декодировании можно выявить соотношение входов со:с -1 ) и в этих случаях произвести йнвертирование выхода мажоритарного элемента, поскольку известно, что в эти моменты он принимает неверное решение. Тем самым исправляются ошибки кратноссУстройство работает следующим образом.Принятая последовательность с входа 20 через элемент ИЛИ 1 поступает на вход регистра 2 сдвига и в течение и тактов записывается в него. В процессе записи ключи 5 и 15 закрыты и сигналов не пропускают. Момент окончания записи фиксируется счетчиком 10 сдвигов, который подает разрешающий сигнал на вход ключа 5.1В течение следующих и тактов происходит мажоритарное декодирование этой последовательности: ри каждом сдвиге в регистре 2 сдвига мажоритарный элемент 4 выносит решение о значении символа, находящегося в крайней правой ячейке регистра 2 сдвига, и результат решения записывает через ключ 5 и сумматор б, ключ 8 и сумматор 13 в вычислитель 14 синдрома. При этом дешифратор 19 не работает и никаких сигналов на сумматор 6 не подает, поскольку на него не подан разрешающий сигнал с элемента 18 памяти. Одновременно сигналы с выхода регистра 2 сдвига и с выхода сумматора б поступают на элемент НЕ-И 7, который выдает на вход счетчика 9 исправлений сигнал каждый раз, когда сигналы на его входах не совпадают, т.е. когда мажоритарный элемент 4 произвел исправление в символе.Таким образом, после окончания и тактов декодирования в регистре 2 сдвига оказывается записанной вновь исходная последовательность, в счетчике 9 исправлений хранится число произведенных исправлений, а в определителе 17 веса синдрома - вес синдрома продекодированной последовательности.Если число исправлений меньше с и вес синдрома равен О, зто означает, что продекодированную последовательность можно выдавать потребителю -в течение следующих. и тактов вновьпроисходит процесс декодирования ис каждым тактом декодированная информация через ключ 5, сумматор б иоткрытые ключи 8,15 и 16 поступает навыход 22,Если либо число исправлений больше с, либо вес синдрома больше О,сигнал об этом через элемент ИЛИ 12поступает на вход элемента 18 памяти (например, триггер) и переводитего в единичное состояние,Одновременно этим сигналом обнуляется счетчик 9 исправлений, определитель 17 веса синдрома и вычислитель 14 синдрома. Через ключ 11 этот. 15сигнал не проходит, поскольку на него не подан разрешающий сигнал сосчетчика 10 сдвигов. Сигнал с элемента 18 памяти разрешает работу дешифратора 19 и меняет порог в счет-20чике 9 с с на с , т.е. сигнал навыходе счетчика 9 теперь появляетсятолько если число исправлений неравно с (поскольку не было возможности декодировать принятую последовательность в предположении, что число ошибок меньше со, теперь производится попытка это сделать, предполагая, что их число точно равно с),Повторный процесс декодирования производится аналогичным образом, однакотеперь элемент 18 памяти своим сигналом разрешает работу дешифратора19, который выявляет все те моменты,когда решение в мажоритарном элементе4 принимается при соотношении входовс сс -1) и при каждом таком случае0подает сигнал на сумматор б, меняязнак решения на обратный.Вновь производится процесс деко 40 дирования уже с использованием сиг- налов дешифратора 19. Если число исправлений не больше сф и вес синдрома не больше О, ключи 8 и 16 откры. ты и в течение следующих и тактов 45 при повторном процессе декодирования информация выдается потребйтелю. Затем сигналом со счетчика 10 сдвигов элемент 18 памяти обнуляется,Если же число исправлений больше 50 с или вес синдрома больше О, сигнал ос элемента ИЛИ 12 через открытый к этому моменту ключ 11 поступает на выход 21 в виде сигнала об обнаружении ошибки, одновременно обнуляя 5 элемент 18 памяти. Таким образом, мажоритарное декодирующее устройство позволяет повысить достоверность принимаемой информации путем увеличения на 1 максимальной кратности исправления ошибок. Формула изобретенияМажоритарное декодирующее устройство, содержащее первый элемент ИЛИ,выход которого соединен с входом регистра сдвига, разрядные выходы ко-торого соединены через блок сумматоров с входами мажоритарного элемента, выход последнего разряда соединенс вторым входом первого элементаИЛИ и входом элемента НЕ-И, выход которого через счетчик исправленийсоединен с входом второго элементаИЛИ и с управляющим входом первого ключа, выход которого соединен свходом второго ключа и через первыйсумматор - с входом вычитателя синдрома, общий выход которого соединенс его входами суммирования и вторымвходом первого сумматора, а потенциональные выходы через определительвеса синдрома - с вторым входом второго элемента ИЛИ и с управляющимвходом третьего ключа, вход которого соединен. с выходом второго ключа,и счетчик сдвигов, выходы которогосоединены с управляющими входамивторого и четвертого. ключей, входпоследнего из которых соединен с выходом мажоритарного элемента, о тл и ч а ю щ е е с я тем, что, сцелью повышения правильности декодирования за счет увеличения кратности исправляемых ошибок, в него вве 1 ены дешифратор, элемент памяти, второй сумматор и пятый ключ, при этомвходы дешифратора соединены с разрядными выходами блока сумматоров ис входом последнего разряда регистрасдвига, а выход соединен с первымвходом второго сумматора, второйвход которого соединен с выходом четвертого ключа, а выход - с входом первого ключа и с вторым входом элемента НЕ-И, третий выход счетчика сдвигов соединен с управляющим входомпятого ключа, выход которого соединен с вторым входом элемента памяти,выход которого соединен с вторыми входами дешифратора и счетчика исправлений, выход второго элемента ИЛИсоединен зходами элемента памяти,пятого ключа и с дополнительнымивходами определения веса синдрома,вычислителя синдрома и счетчика исправлений.Источники информации,принятые во внимание при экспертизе1. Колесник В.Д., Иирончиков Е.Т.Декодирование циклических кодов. И.,"Связью 1965.2Декодирование двоичных групповых кодов , перспективных для информационных каналов современных радиотехнических систем. Обзор, вып. 41,1967, ИРП (прототип) .1005059 аказ 1901/65 Подписн ВН тета СССР Тираж 704 ИИПИ Государственного коми по делам изобретений и отк 5, Москва, Ж, Раушская 113 б. филиал ППП "Патент", г, Ужгород, ул. Проектная Составитель М. Миневичактор Л. Алексеенко Техред Т.фанта Корректор Е. Рсшк