Устройство для диагностики неисправностей многоярусных пирамидальных схем

(71) Заявител 5 Й) УСТРОЙСТВО ДЛЯ ДИАГНОСТИКИ НЕИСПРАВНОСТЕ МНОГОЯРУСНЫХ ПИРАМИДАЛЬНЫХ СХЕМметь вотрицай набордит к оборудокой Изобретение относится к вычислительной технике и может быть использовано в схемах контроля и диагностики неисправностей многоярусных пирамидальных схем в изделиях радиоэлектронной аппаратуры.Известно устройство для диагностики неисправностей многоярусных пирамидальных схем, содержащее регистрынаборов входного, положительного иотрицательного результатов, дешифратор, группы конъюнктивных и диэъюнктивных элементов, схему фиксации результата проверки, триггер управления, регистры номера яруса и элемента 11.Недостатком устройства являетсято, что при числе ярусов пирамидальной схемы равном четырем и более время поиска неисправностей свертки становится значительным, что отрицательно сказывается на быстродействии устройства. Кроме того, требование соответствие каждому набор тельного исхода определенн положительного исхода прив увеличению дополнительного вания устройства. Наиболее близким по техничессущности к предлагаемому является о устройство для диагностики неисправностей многоярусных пирамидальныхсхем, содержащее логические элементыИ, ИЛИ, НЕ, регистр номера матрицы,схему фиксации результата проверки, 5 триггер управления, сумматор по модулю Р, два счетчика с Р-устойчивымисостоянинми, три дешифратора с двумягруппами Р-выходных шин каждый игруппы схем сравнений, причем выходы о счетчиков и сумматора соединены совходами дешифраторов, выходы которыхсоединены с первыми входами схемсравнения. На вторые входы схем срав3 98008нений поданы выходы матриц пирамидальной схемы.Каждому состоянию счетчиков и сумматора соответственно о.,,навыходах дешифраторов соответствуютпозиционные коды 4, сУ, ,5, 3,где= (с+) водРЩ о.1 аодР.Выходы дешифраторов, соединены совходами матриц нижнего яруса пирамидальной схемы таким образом, что на 16выходе каждой матрицы присутствуетсигнал, определяющий остаток вида.с.,А, 5, ЬД",3.Неисправйость матрицы выражаетсяв несоответствии позиционных кодов 1на ее выходе и выходе дешифратора,соединенного со схемой сравнения,которая подключена к данной матрицеЕсли в матрице имеется неисправность, то при подаче на ее входы кодов, вызывающих работу неисправныхцепей матрицы, и кода на схему срав нения, соответствующего выходномусигналу матрицы, схема сравнения выдает сигнал ошибки, который устанавливает соответствующий триггер регистра номера матрицы в "1" и останавливает работу счетчиков. Номер неисправной матрицы однозначно определяется состоянием регистра номера зоматрицыЕсли матрица представляет собойгруппу РхР двухвходовых элементов И,то при значении Р Ъ 5 их число составляет значительную велицину (например, З 5при Р = 7 число элементов И в матрице равнох 7 =49), поэтому возникает необходимость определения адресанеисправного элемента в матрице,Известное устройство не позволяет 10определить адрес неисправного элемента в матрице что увеличивает времяего поиска при устранении неисправности.Цель изобретения - увеличение раз 45решающей способности диагностики засчет определения неисправности с точностью до элемента матрицы.Поставленная цель достигаетсятем, что в устройство для диагностики неисправностей многоярусных пирамидальных схем, содержащее и схемсравнения, блок приоритета, регистррезультата, регистр номера неисправной матрицы, триггер управления, первый элемент И, первый и второй счетчики .по модулю Р, сумматор по модулюР, первый, второй и третий дешифра 4 4торы, причем первая группа входов исхем сравнения является группой входов устройства, выход каждой схемысравнения соединен с соответствующимвходом блока приоритета, первая ивторая группы выходов блока приоритета соединены соответственно с груп.пой входов регистра номера неисправной матрицы и с группой входов регистра результата, выход которого соединен с нулевым входом триггера управления, установочный вход устройства соединен со входом обнуления сумматора по модулю Р, первого и второго счетчиков по модулю Р и с единичным входом триггера управления, выход которого соединен с первым входом первого элемента И, тактовый входустройства соединен со вторым входомпервого элемента И,.выход которогосоединен со счетным входом первогосчетчика по модулю Р выход переполнения первого счетчика по модулю Рсоединен со счетным входом второгосчетчика по модулю Р и первым входомсумматора по модулю Р, второй входкоторого соединен с выходом переполнения второго сцетчика по модулю Р,выходы первого, второго и третьегодешифраторов образуют группу выходовустройства и соединены со вторымивходами соответствующих схем сравнения, в устройство введены формирователь импульсов, второй, третий, четвертый и пятый элементы И, первая,вторая, третья и четвертая группы элементов И, первая и вторая группы элементов ИЛИ, семь элементов ИЛИ, элемент НЕ, первый, второй, третий, четвертый, пятый и шестой триггеры, регистр номера строки и регистр номерастолбца, шифратор, причем выход регистра результата соединен с первым входом второго элемента И, выход которого через формировательимпульсов соединенс первыми входами трет ь его, четвертого и пятого элементов И,выход каждого из которых соединен, соответственно со входом первого, второго и третьего дешифраторов, выход триггера управле -:; ния соединен со вторым входом второго элемента И, информационные выходысумматора по модулю Р, первого и второго счетчиков по модулю Р соединенысоответСтвенно со вторыми входами пятого, третьего и четвертого элементов И, прямая и инверсная группы выходов каждого дешифратора соединены с соответствующей группой информацион9800 Устройство содержит и схем 1 сравнения, блок 2 приоритета, регистр 3 результата, регистр 4 номера неисправной матрицы, триггер 5 управления, первый элемент И 6, первый 7,1 и второй 7.2 счетчики по модулю Р сумматор 8 по модулю Р, первый, второй и третий дешифраторы 9,1, 9.2, и 9,3, Формирователь 1 О импульсов, второй, третий, четвертый и пятый элементы И 11,1, 11.2, 113 и 11.4, семь элементов ИЛИ 12.1, 12.2, 123,50 5ных входов шифратора, выходы схем сравнения группы соединены со входами соответствующих элементов ИЛИ, выходы первого, второго, третьего, четвертого, пятого и шестого элементов 5 ИЛИ, соединены с единичными входами соответственно первого, второго, третьего, четвертого, пятого и шестого триггеров, выходы которых соединены с соответСтвующими входами шифратора, 10 выходы пятого и шестого триггеров. соединены соответственно с первым и вторым входами седьмого элемента ИЛИ, выход которого через элемент НЕ соединен с первыми входами элементов И первой и второй групп, выход седьмого элемента ИЛИ соединен с первыми входами элементов И третьей и четвертой групп, первая и вторая группы выходов шифратора, выходы элементов И Ю первой и второй групп соединены соответственно с первым, вторым, третьим и четвертым входами соответствующих элементов ИЛИ первой группы, третья и четвертая группы выходов шифратора и выходы элементов И третьей и , четвертой групп соединены соответственно с первым, вторым, третьим и четвертым входами соответствующих элементов ИЛИ второй группы, пятая З 0 группа выходов шифратора соединена со вторыми входами соответствующих элементов И первой и третьей групп, шестая группа выходов шифратора соединена со вторыми входами соответ ствующих элементов И второй и четвертой групп, выходы элементов ИЛИ пер" вой и второй групп соединены со входами регистров номера строки и столбца соответственно. 40На фиг. 1 представлена блок-схема предлагаемого устройства, на фиг. 2- блок-схема блока 2 приоритета; на фиг. 3 и 4 - временные диаграммы работы для случаев неисправности ти па 1 и 2. 84 б12,4, 12.5, 12.6 и 12,7, первый второй, третий, четвертый, пятый и шес"той триггеры 13.1, 13.2, 13.3, 13.4,13.5 и 13,6, элемент НЕ 14, шифратор 15, первую, вторую, третью ичетвертую группы элементов И 16.116,Р, 17.1.,17.Р, 18.1188 и19,1 19.Р, первую и вторую группыэлементов ИЛИ 20.120 Р и 21,121.Р, регистр 22 номера строки, регистр 23 номера столбца, группу 24 .выходов устройства, группу 25 входовустройства, установочный вход 26 устройства и тактовый вход 27 устройства.Блок 2 приоритета содержит К элементов ИЛИ 28,128 К, КэлементовНЕ 29.129 К, Кгрупп элементовИ 30, где К - количество ярусов пира"мидальной схемы, Количество элементов И 30 в каждой группе в отдельности определяется количеством матрицв каждом ярусе пирамидальной схемы,начиная со второго нижнего.,Всегоэлементов И 30 -30.130.Элементы устройства соединеныйследующим образом.Группа 25 входов устройства соединена с выходами матриц многояруснойпирамидальной схемы,Выход регистра 3 соединен с нулевым входом триггера 5 и первым входомэлемента И 11.1.Единичный выход триггера 5 соединен со вторым входом элемента И 11,1и первым входом элемента И 6, второйвход которого соединен с тактовымвходом 27, а выход - со счетным входом счетчика 7.1, выход переполнениякоторого соединен со счетным входомсчетчика 7.2 и первым входом сумматора 8.Первые входы элементов И 11.211.4 соединены соответственно с информационными выходами счетчиков 7.1,7.2 й сумматора 8, а вторые входыс выходом формирователя 10, вход которого соединен с выходом элементаИ 11. 1.Выходы элементов И 11.2 - 11.4соединены соответственно .с входамидешифраторов 9.1-9.3, прямые и инверснь 1 е группы выходов которых соединены с информационной группой входов шифратора 15 и являются группойвыходов 24.Управляющий вход шифратора 15соединен соответственно с выходамитриггеров 13.1-13,6. Выходы. схем сравнения группы соответствующие, прямым и инверсным выходам дешифратора 9.1 соединены с соответствующими входами элементов ИЛИ 12.1 и 122 соответственно. Выходы схем сравнения группы, соответствующие прямым и инверсным выходам дешифратора 9.2, соединены с соответствующим входами элементов ИЛИ 12,3 и 12.4 соответст о венно. Выходы схем сравнения, соответствующие прямым и инверсным выходам дешифратора 9.3, соединены с соответствующими входами элементов ИЛИ 12.5 и 12.6 соответственно.13Выход каждого. элемента ИЛИ 12.1- 12.6 соединен с единичным входом триггера 13,1, 13,2,13,3, 13.4, 13,5 и 13.6 соответственно, Выходы триггеров 13.5 и 13,6 соединены соответст- ,20 венно с первым и вторым входом элемента ИЛИ 12.7, выход которого церез элемент 14 соединен с первыми входами элементов И 16.116.Р и 17,117,Р. Выход элемента ИЛИ 12,7 соединен с 25 первыми входами элементов И 18.1. .18,Р и 19;119.Р. Каждый выход шифратора 15, соответствующий прямому и инверсному выходам дешифратора 9,1 .каждый выход элемента И групп 16.1 Зо 16,Р и 17.117.Р соединены соответственно с первым, вторым, третьим и цетвертым входами соответствующего элемента ИЛИ группы 20,120.Р. Каждый выход шифратора соответствующий прямому иинверсному выходу дешифратора 9.3, каждый выход элемента И групп 18.118.Р и 19 1 . 19.Р соединены соответственно с первым, вторым, третьим, и цетвертым входами 4 О .соответствующего элемента ИЛИ группы 21.121,Р, Выходы шифратора 15, соответствующие прямым выходам дешифратора 9.2, соединены со вторыми входами соответствующих элементов И групп 16.116.Р и 18,1, 18.Р Выходы шифратора 15, соответствующие инверсным выходам дешифратора 9.2, соединены со вторыми входами соответствующих элементов И групп 17.117.Р и 19,119,Р, Выходы элементов ИЛИ групп 20.120.Р и 21.121,Р . соединены со входами регистров 22 и 23 соответственно.Первые входы и схем 1 сравнения и являются группой входов 25, единицный вход триггера 5, установочные входы счетчиков 7.1, 7.2 и сумматора8 соединены с установочным входом 26, а второй вход элемента И 6 соединен с тактовым входом 27.Входы первого элемента ИЛИ 28.1 соединены с выходами схем 1 сравнений подключенных к выходам матХ риц нижнего (первого) яруса, а также с соответствующими входами регистра 4,. Выходы элементов И 30 каждой из Кгрупп в отдельности соединены с входами соответствующего ей элемента ИЛИ 28, выход которого соединен со входом элемента НБ 29, подключенного своим выходом к одному из входов каждого элемента И 30 последующих групп, скитая в направлении от нижних к верхним ярусам.Выход каждого элемента И 30 соединен с соответствующим входом регистра 4, выходы элементов ИЛИ 28 соединены со входами регистра 3.Устройство работает следующим образом.Назначение блока 2 приоритета следующее.Появление неисправности в матрице любого яруса пирамидальной схемы вызывает появление ошибки в матрицах, связанных с ней, всех последующих старших ярусов. Блок 2 блокирует появление ошибки на всех последующих выходах, отдавая приоритет ошибке с яруса, в котором находится источник ошибки - неисправная матрица.Каждому состоянию счетчиков 7,1, 7.2 и сумматора 8 соответственно О,и ф на,выходе дешифраторов 9.1, 9.2 и 9.3 соответствует позиционный код сс, , 1,",где =ЫфиОЦР, р(д, +диод РВыходы дешифраторов 9.1-9 3 пред. ставляющие каждый прямую и инверсную группу по Р шин в каждой, соединены со входами матриц нижнего (первого) яруса таким образом, что на выходе каждой матрицы пирамидальной схемыприсутствует сигнал вида о-, с 7 , ф,, Однозначно Определяющийвходные сигналы матрйцы согласно следующим тождествам; О =- .рэ+Т)ео 6 р;"=С 5+7) пчод р;=-(1+3) воб Р; 1-14 г)ообР; . =А+) Еоб Р;9 9800Выход каждой матрицы соединяется с первым входом соответствующей ей схемы 1 сравнения, на второй вход которой подается соответствующая выходу матрицы одна из групп выходных шин дешифраторов 9.1, 9,2 и 9.3 с или О 7, или Ъ или Ъ, или илиШифратор 15 представляет собой обычную схему шифрации позиционного кода.На информационной группе входов шифратора 15 присутствуют сигналы дешиФраторов 9.1-9.3 соответственно а и о,и, Д" и р, определяемые состоянием счетчиков 7.1, 7.2 и сум йматора 8, Каждой из шести комбинаций позиционного кода, условно обозначенных о 1., 3.,, ь , р и у, на двух определенных группах шин шифратора 15 соответствуют позиционные коды, 2 вопределяемые следующими соотношениями коду оС соответствуют Ь и у; коду Ф-и , коду 5 -и у , коду Ь - а. и, коду ф -с.и Ъ, кодуу -Мир.В поз. шиФратора 15 фиг, 1 косыми 25 отрезками линий условно изображены диоды, включенные между вертикальными информационными горизонтальными управляющими шинами шифратора. Полярность включения диодов зависит от Зв полярности принятых рабочих сигналов.Матрица контролируемой пирамидальной схемы представляет собой квадратную матрицу, состоящую из Р строк Р столбцов и содержит Р двухвходо.2.вые элементы И, Для получения Остатка на первый и второй входы матрицы поДают позиционный Р-рдзрЯДный кОД строки и столбца соответственно., Пер- в вые входы элементов И каждой строки в отдельности соединены с шиной разряда позиционного кода строки, имеющего одноименный со строкой номер, а вторые входы элементов И каждого столбца в отдельности соединены с шиной разряда позиционного кода столбца, имеющего одноименный со столбцом номер. Выходы элементов И, определяющих ф одинаковые остатки, объединены Р- входовыми схемами исключающее ИЛИ, выходы которых являются Р-разрядным выходом матрицы.Из двух позиционных кодов, подаваемых на входы матрицы, кодом строки является код, обозначаемый буквой, стоящей первой по алфавиту, Например,81 10Для КОДОВ ОС и5 и ф КОДами строки являются соответственно Ф, 6.Иатрицы, на выходе которых присутствует позиционный код вида сК, с,1 Ъ ,, у , будем называть матрицами типа сС,;,соответственно.Неисправность матрицы выражаетсяв отсутствии сигнала "1" на проверяемой в данный момент выходной шинематриць 1, что является неисправностьютипа 1, или появлением лишнего сигнала "1" на одной из выходных шин, несоответствующей входным сигналам матрицы, что является неисправностью типа 2. Появление неисправности приводит к несовпадению позиционных кодов,поступающих на схему сравнения отматрицы и соответствующего дешифратора, в результате чего на выходесхемы сравнения появляется сигналнеисправности матрицы.Работа устройства начинается посигналу на шине 26, устанавливающемутриггер 5 в единичное состояние исчетчики 7.1 и 7.2 в нулевое состояние,Пусть после очередного тактовогоимпульса, поступившего по входу 27элемента И 6, состояние счетчиков7.1 и 7.2 и сумматора 8 установилосьсоответственно сК , Ь, и Я и приэтом в одной из матриц типа у появилась неисправность. Сигнал неисправности со схемы сравнения, подключенной к данной матрице, через элементИЛИ 12.5 устанавливает в "1" триггер13.5 памятив результате чего науправляющем входе шифратора 15 присутствует шестиразрядный позиционныйкод, обозначенный Э, Этот же сигналнеисправности, поступая через блок2 и регистр 3, передним Фронтом через элемент И 11.1 на втором входекоторого присутствует сигнал разрещения с триггера 5, запускает формирователь 10, который формирует импульс, на время которого запрещается прохождение сигналов со счетчиков7. 1, 7.2 и сумматора 8 через элементыИ 11.2-11.4 на дешифраторц 9.1-9,3,в результате чего на выходных шинахдешифраторов сигналы отсутствуют. Точка Фиг. 3 и ч обозначает разрешающее воздействие, а крестик - запрещающее.В случае неисправности типа 1 (Фиг. 3) на выходе, регистра 3 исце008 ч 10 Формула изобретения 11 98 зает на время импульса формирователя 10 сигнал неисправности в результате совпадения кодов матрицы и дешифратора на соответствующей схеме 1 сравнения, так как на одной из выходных шин матрицы и дешифратора в это время нет сигнала. По заднему фронту .сигнала неисправности триггер 5 управления переключается в состояние "0" и запрещает дальнейшее прохождение тактовых импульсов на счетчик 7,1 по входу 27 через элемент И 6.По окончании импульса формирователя 10 на выходах дешифраторов 9.1- 9,3 появляются позиционные коды Ы.р Ы , , Я",Щ в результате че го на первой и третьей группах выходных шин шифратора 15 присутствуют позиционные коды соответственно ф иКод с,;, определяющий номер строки матрицы, в которой находится неисправный элемент, церез первые входь элементов ИЛИ 20.120.Р поступает на регистр номера строки 22, где Фиксируется.Код л, определяющий номер столбца матрицы с неисправным элементом, поступает на первые входы элементов И 18.118.Р, на вторые входы которых поступает разрешающий сигнал с выхода элемента ИЛИ 12,7, вход которого соединен с триггером 3.5 памя - ти установленным в "1", через элемент ИЛИ 12,5 сигналом неисправности со схемы сравнения, С выходов элементов И 18.118.Р позиционный код через группу элементов ИЛИ 21,1 21.Р поступает на регистр номера столбца 23, где Фиксируется.При повторном появлении на входе регистра 3 сигнала неисправности после окончания импульса формирователя 10, последний повторно не запустится, поскольку триггер 5 управления находится в состоянии "0" и запрещаетпрохождение сигнала неисправности через элемент И 11.1. В случае неисправности типа 2(фиг, 1) - обрыв выводов, обрыв монтажных соединений, нарушение пайки, фо замыкание электрических цепей, нарушение соединений внутри микросхемы, перегорания или короткое замыкание переходов типа Р-и или п-Р, - вовремя шунтирования Формйрователем 10 Ы входов элементов И 11,2-11.4 сигнал неисправности на выходе регистра 3 не исчезает, так как при отсутствии сигналов на выходных шинах дешифраторов, а значит и на входах всех матриц, коды на схеме 1 сравнения,соединенной с неисправной матрицейи соответствующим дешифратором 9.19 3, не совпадают, поскольку на одной из выходных шин матрицы постоянно присутствует лишний сигнал "1".Триггер 5 остается в исходном состоянии н" и разрешает дальнейшее прохождение тактовых импульсов на счетцик 7.1 через элемент 6 до тех пор,пока счетчики 7.1 и 7.2 примут состоя.ние Йи Ь, соответствующее неисправным цепям или элементам матрицы.При этом сигнал неисправности на выходе регистра 3 исчезает, так как коды неисправной матрицы и дешифратора, поступающие на соответствующуюсхему 1 сравнения, совпадают, триггер 5 устанавливается в "0" и черезэлемент И 6 запрещает прохождение насчетчик 7,1 тактовых импульсов.Номера строки и столбца матрицы,в которых находится неисправный элемент, фиксируются соответственно регистром 22 номера строки и регистром 23 номера столбца.Пусть после очередного тактовогоимпульса появилась неисправность вматрице типа с,. Входными сигналамитакой матрицы являются сигналы кодовЬ, и ф".Работа устройства при этом происходит аналогично описанной, но стем отличием, что разрешающий сигналв этом случае поступает на вторыевходы элементов И 16.116,Р и17.117.Р от элемента НЕ 1 Й, навходе которого сигнал отсутствует,поскольку триггеры 13.5 и 13.6 находятся в состоянии "0",Таким образом, адрес неисправного элемента матрицы однозначно определяется состоянием регистра 22номера строки и регистра 23 номерастолбца. Применение предлагаемогоустройства для диагностики неисправностей многоярусных пирамидальныхсхем позволит точно устанавливать неисправный элемент матрицы, что, всвою очередь, значительно сократитвремя восстановления устройства. Устройство для диагностики неисправностей многоярусных пирамидальных13 9800 схем, содержащее и схем сравнения, блок приоритета, регистр результата, регистр номера неисправной матрицы, триггер упрарления, первый элемент И, первый и второй счетчики по модулю Р, сумматор по модулю Р, первый, второй и третий дешифраторц, причем первая группа входов и схем сравнения является группой входов устройства,. выход каждой схемы сравнения сое динен с соответствующим входом блока приоритета, первая и вторая группы выходов блока приоритета соединены соответственно с группой входов регистра номера неисправной матрицы и 1 группой входов регистра результата, выход которого соединен с нулевым входом триггера управления, установочный вход устройства соединен с входом обнуления сумматора по модулю Р, первого и второго счетчиков по модулю Р и с единичным входом триггера управления, выход которого соединен с первым входом первого элемента И, тактовый вход устройства соединен щ со вторым входом первого элемента И, выход которого соединен со счетным входом первого счетчика по модулю Р, выход переполнения первого счетчика по модулю Р соединен со счетным входом второго счетчика по модулю Р и первь 1 м входом сумматора по модулю Р, второй вход которого соединен с выходом переполнения второго счетчика по модулю Р, выходы первого, второго иИ третьего дешифраторов образуют группу выходов устройства и соединены со вторыми входами соответствующих схем сравнения, о т л и ч а ю щ е е с я тем, что, с целью увеличения разрешающей способности диагностики за счет определения неисправности с точностью до элемента матрицы, в устройство введены формирователь импульсов, второй, третий, четвертый и пятый4 элементы И, первая, вторая, третья и четвертая группы элементов И, первая и вторая группы элементов ИЛИ, семь элементов ИЛИ, элемент НЕ, первый, второй, третий, четвертый, пятыйыЯ и шестои триггеры, регистр номера строки, регистр номера столбца, шифратор, причем выход регистра результата соединен с первым входом второго элемента И, выход которого через формирователь импульсов соединен с фф первыми входами третьего, четвертого и пятого элементов И, выходы которых соединены соответственно входами 84 14первого, второго и третьего дешифраторов, выход триггера управления сое" динен со вторым входом второго элемента И, информационные выходы сумма" тора по модулю Р, первого и второго счетчиков,по модулю Р соединены соответственно со вторыми входами пятого, третьего и четвертого элементов И, прямая и инверсная группы выходов каждого дешифратора соединены с соответствующей группой информационных входов шифратора, выходи схем сравнения.группы соединены с входами соответствующих элементов ИЛИ, выходы первого, второго, третьего, четвертого, пятого и шестого элементов ИЛИ соединены с единичными входами соответственно первого, второго, третьего, четвертого, пятого и шестого триггеров,.выходы которых соединены с соответствующими, входами шифратора, выходы пятого и шестого триггеров соединены соответственно с первым и вторым входами седьмого элемента ИЛИ, выход которого через элемент НЕ соединен с. первыми входами элементов И первой и второй групп, выход седьмого элемента ИЛИ соединен с первыми входами элементов И третьей и четвертой групп,. первая и вторая группы выходов шифратора и выходы элементов И первой и второй групп соединены соответственно с первым, вторым, третьим и четвертым входами соответствующих элементов ИЛИ первой группы, выходы шифратора третьей и четвертой групп и выходы элементов И третьей и четвертой групп соединены соответственно с первым, вторым, третьим и четвертым входами соответствующих элементов ИЛИ второй группы, пятая группа выходов шифратора соединена со вторыми входами соответствующих элементов И первой и третьей групп, шестая группа выходов шифратора соединена со вторыми входами соответствующих элементов И второй и четвертой групп, выходы элементов ИЛИ первой и второй групп соединены с входами регистров номера строки и столбца соответственно. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР й 367422, кл. С 06 Г 11/04, 972. 2. Авторское свидетельство СССР Й 798849, кл . 6 06 Г 11/02, 1978