Устройство для контроля блоков буферной памяти

.6 (088,8)кое свидетел. б 11 Се свидетельл. б 11 С 8 В. Дмитрие льство ССС 29/00, 1982. ство СССР 29/00, 980. Л 54) УСТРО КОВ БУФЕ 57) Изобр ис- ствычислител пользовано ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ОПИСАНИЕ А ВТОРСКОМУ СВИ(21) 371467 (22) 16.03.8 (46) 28.02.8 (72) С. А. и А. Н. Деб (53) 681.32 (56) Авторс926725,Авторско754483,ЙСТВО ДЛЯ КОНТРОЛЯРНОй ПАМЯТИетение относится к автоматной технике и может бытдля построения надежных ройств контроля буферной памяти систем обработки информации. Целью изобретения является повышение достоверности контроля. Устройство содержит блок 1 синхронизации, первый и второй формирователи 2, 3 эталонных кодов, первый и второй элементы 8, 9 сравнения, КЯ-триггеры 6, 7, блок контроля синхросигнала, включающий формирователь 5 импульсов, пиковый детектор 13 и пороговый элемент 4, элемент ИЛИ 15, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ О, индикаторы. Повышение достоверности контроля осуществляется за счет охвата самоконтролем блоков устройства, отказы которых приводят к пропуску ошибок при контроле.1 з. п. ф-лы, 1Изобретение относится к автоматике ивычислительной технике и может быть использовано для простроения надежных устройств контроля буферной памяти системобработки информации.5Цель изобретения - повышение достоверности контроля,На чертеже приведена схема предлагаемого устройства для контроля блоков буферной памяти.Устройство содержит блок 1 синхронизации, формирователи 2 и 3 эталонных кодов, первый индикатор 4, формирователь 5импульсов, КЯ-триггеры 6 и 7, элементы 8и 9 сравнения, элемент ИСКЛЮЧАЮЩЕЕИЛИ 10, счетчик 11, второй индикатор 12, 15пиковый детектор 13, пороговый элемент 14,элемент ИЛИ 15, а также проверяемый блокбуферной памяти 16 и блок 17 контролясинхросигнала.Устройство работает следующим образом.20Блок 1 синхронизации формирует импульсы тактовой синхронизации, поступающие на формирователи 2 и 3 эталонных кодов и контролируемый блок 16 памяти, Формирователь 2 эталонных кодов формирует 25тестовую последовательность с частотой записи, поступающую на вход контролируемого блока 16 памяти. Одновременно осуществляется воспроизведение (с частотой воспроизведения) записываемой в контролируемый блок 16 памяти тестовой информации, которая поступает с его выхода на первый вход элемента 8 сравнения, второй входкоторой соединен с выходом формирователя 3 эталонных кодов, который формируетэталонную последовательность, аналогичнуюформируемой формирователем 2 эталонныхкодов, но с частотой воспроизведения. Элемент 8 сравнения сравнивает поступающиена ее входы сигналы и при их несовпадении формирует импульсы ошибок, количество которых подсчитывается счетчиком 11 40ошибок и отображается на индикаторе 12.По наличию или отсутствию ошибок судято годности контролируемого блока.Однако в процессе работы возможны неисправности контролирующего устройстваи при неисправном контролируемом блоке45показания индикатора 12 нулевые, что может привести к неправильному заключениюо годности блока. Для устранения этого предлагаемое устройство содержит ряд дополнительных элементов, которые позволяют 50значительно повысить достоверность контроля, когда показания индикатора 12 равнынулю в случае исправных контролируемогоблока памяти и контролирующего устройства, а также в случае неисправного контролирующего устройства. Во втором случаевозможно неправильное заключение о годности контролируемого блока. Рассматривается работа предлагаемого устройства при наличии в нем следующих неисправностей, которые могут привести к нулевым показаниям индикатора 12.Неисправны счетчик 11 ошибок или индикатор 12. В этом случае поступающие с выхода элемента 8 сравнения импульсы ошибок не воспринимаются счетчиком 11 ошибок или результат счета неправильно отображается индикатором 12. В этом случае, если за время воспроизведения был хотя бы один импульс ошибок, то К 5-триггер 6 перебрасывается из состояния О в состояние 1 (установка К.-триггера 6 в состояние О осуществляется импульсом, поступающим с блока 1 синхронизации перед началом цикла воспроизведения), напряжение логическая 1 с выхода триггера 6 поступает на логический элемент ИЛИ, на его выходе также появляется напряжение логической 1 и зажигается индикатор 4, что в данном случае (при нулевом показании индикатора 12) свидетельствует об неисправности счетчика 11 ошибок или индикатора 12.Неисправен элемент 8 сравнения и на его выходе отсутствуют импульсы ошибок, что также может привести к нулевым показаниям индикатора 12. Контроль исправности элемента 8 сравнения осуществляется путем подключения параллельно его входам элемента 9 сравнения, а выходные сигналы элементов 8 и 9 сравнения сравниваются элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и при неисправности элемента 8 сравнения на выходе элемента 10 появляются импульсы, которые поступают на Один из ВхОдОВ К.-триггера 7 и перебрасывают его из состояния О В состояние 1 (установка К 5-триггера 7 в состояние О осуществляется импульсом, поступающим на второй его вход с выхода блока синхронизации перед началом цикла воспроизведения), напряжение логическая 1 с выхода КЬ.триггера 7 поступает на логический элемент ИЛИ, на его выходе также появляется напряжение логическая 1 и зажигается индикатор 4, что в данном случае (при нулевом показании индикатора 12) свидетельствует об неисправности элемента 8 сравнения.Неисправен блок 1 синхронизации. В этом случае нулевые показания счетчика 11 ошибок возможны только при одновременном отсутствии синхронизирующих сигналов, поступающих на формирователи 2 и 3 эталонного кода и контролируемый блок 16, и достаточно контролировать один из этих сигналов. В предлагаемом устройстве осуществляется контроль синхросигнала, поступающего на контролируемый блок 16, который поступает также на вход формирователя 5 импульсов. Последний формирует по фронту поступающих на его вход импульсов1293761 Формула изобретения Составитель О. ИсаевРедактор С. Лисина Техред И. Верее Корректор М. немчикЗаказ 391/55 Тираж 590 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытии113035, Москва, Ж - 35, Раугвскан наб., д. 1/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная. 4 импульсы, которые детектируются пиковым детектором 13. Отсутствие поступающих на вход пикового детектора 13 импульсов (при неисправности блока 1 синхронизации приводит к уменьшению до нуля его выходного напряжения, срабатывает пороговый элемент 14 и на его выходе появляется напряжение логическая 1, поступающее на вход элемента ИЛИ 15, на выходе которого появляется напряжение логическая 1 и зажигается индикатор 4, что свидетельствует в данном случае о неисправности блока синхронизации.Таким образом, при наличии в предлагаемом устройстве неисправностей, которые приводят к нулевым показаниям индикатора 12, зажигается индикатор 4, что свидетельствует о неисправности контролирующего устройства и исключаются случаи неправильного заключения о годности контролируемого блока, что значительно повышает достоверность контроля,20 1. Устройство для контроля блоков буферной памяти, содержащее блок синхронизации, первый выход которого соединен с входом начальной установки счетчика, а второй выход является тактовым выходом устройства, первый элемент сравнения, первый вход которого подключен к первому входу второго элемента сравнения и является 30 информационным входом устройства, элемент ИЛИ, отличающееся тем, что, с целью повышения достоверности контроля, в устройство введены первый и второй формирователи эталонных кодов, блок контроля синхросигнала, первый и второй КЯ-триггеры, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый выход блока синхронизации соединен с К-входами первого и второго К 5-триггеров, выходы которых подключены соответственно к первому и второму входам элемента ИЛИ, выход которого является выходом ошибки устройства, второй, третий и четвертый выходы блока синхронизации подключены соответственно к входу блока контроля синхросигнала и к входам первого и второго формирователей эталонных кодов, выход первого формирователя эталонных кодов является информационным выходом устройства, а выход второго формирователя эталонных кодов соединен с вторыми входами первого и второго элементов сравнения, выход первого элемента сравнения подключен к счетному входу счетчика, Я-входу первого КЯ-триггера и к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом второго элемента сравнения, выход которого подключен к Я-входу второго К-триггера, выход блока контроля синхросигнала соединен с третьим входом элемента ИЛИ, а выходы счетчика являются выходами результатов контроля устройства. 2. Устройство по п. 1, отличающееся тем, что блок контроля синхросигнала содержит формирователь импульсов, вход которого является входом блока, а выход соединен с входом пикового детектора, выход которого подключен к входу порогового элемента, выход которого является выходом блока,