Устройство встроенного функционального контроля для доменной памяти

СОЮЗ СОВЕТСНИСОЦИАЛ ИСТИЧ 127553 РЕСПУБЛИК;ЗЯР Ру ОПИ Е ИЗОБРЕТЕ о СССР 1983. с. 45-47.КЦИО- ПАМЯТИ ластибытьомиких ения т- ого троОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ Н АВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельствУ 1084891, кл, С 11 С 11/14Электроника, 1979, У 29,(54) УСТРОЙСТВО ВСТРОЕННОГО ФУН НАЛЬНОГО КОНТРОЛЯ ДЛЯ ДОМЕННОЙ (57) Изобретение относится к о ычислительной техники и может спользовано при построении за ающих устройств на цилиндриче агнитных доменах. Целью изобр вляется повышение надежности у эойства встроенного функционал контроля путем осуществления к4 6 11 С 11/14, 29/00 ля после каждого включения.источни-, ков электропнтайия. Оно содержитсдвигающий регистр, параллельные выходы которого соединены с входами второй группы элемента сравнения, статический триггер КЯ-типа, счетчик, двухвходовые элементы ИЛИ, выходы которых соединены соответственно с 8-входом и К-входом статического триггера, двухвходовой элемент И, первый вход которого соединен с инверсным выходом статического триггера, а второй вход - с выходом старшего разряда счетчика. Входы первой группы элемента сравнения, вход младшего разряда сдвигающего регистра и второй Ж вход первого элемента И соединены соответственно с выходами блока коррекции информации и блока контроля адреса. 2 ил.И.зобретение относится к вычислительной технике и может быть исполь 25 зовано при построении запоминающих устройств на цилиндрических магнитных доменах. 5Цель изобретения - повышение надежности устройства встроенного функционального контроля путем осуществления контроля после каждого включения источников электропитания, 1 ОНа фиг. 1 изображена блок-схема предлагаемого устройства; на фиг.2 - , временная диаграмма его работы.Устройство (фиг. 1) содержит сдвигающий регистр 1, параллельные выходы которого соединены с входами второй группы элемента 2 сравнения, статический триггер 3 КБ-тЮпа, счетчик 4, двухвходовые элементы ИЛИ 5 и 6, выходы которых соединены соответственно с Я- и К-входами триггера 3, двухвходовой элемент И 7, первый вход которого соединен с инверсным выходом триггера 3, а второй вход - с выходом старшего разряда счетчика 4, входы первой группы 8 элемента 2 сравнения, вход 9 младшего разряда сдвигающего регистра 1 и второй вход 10 первого элемента И 5 соединены30 соответственно с выходами блока 11 коррекции информации и блока 12 контроля адреса. Входы 13 и 14 второго элемента И 6 являются входами устройства, а прямой выход 15 триггера 3 и выход 16 элемента И 7 являются З 5 выходами устройства.Блок 11 коррекции информации содержит счетчик 17, сумматоры 18 - 20, ОЗУ 21, двухвходовой элемент 22 сравнения и сумматор по шой 2 23. Младший 40 разряд счетчика 17, вход ОЗУ 21 и первые входы сумматоров 18-20 объединены и являются входом 24 блока 11, вторые входы сумматоров 18-20 соединены с выходами счетчика 17 и первы .ми входами элемента 22 сравнения, вторые входы которого соединены с выходами сумматоров 18-20 и являются выходами группы блока 11 коррекции информации. Выход элемента 22 срав нения соединен с первым входом сумматора по шой 2 23, второй вход которого соединен с выходом ОЗУ 21, а его выход является вторым выходом блока 1.1, Блок 12 контроля адреса 55 содержит два двухвходовых элемента И 25 и 26, счетчик 27, сдвигающий регистр 28 и дешифратор 29. Первые входы элементов И 25 и 26, объединены и являются входом 30 блока 12 контроля адреса, а их вторые входы соединены соответствующим образом с выходами регистра 28, Выходы элементов И 25 и 26 соединены с младшим разрядом счетчика 27, выход которого соединен с младшим разрядом регистра 28, а выходы регистра 28 в соответствующей комбинации соединены с входами дешифратора 29, выход которого является выходом блока 12 контроля адреса.Предлагаемое устройство работает следующим образом.В содержимое доменной памяти однократно вводятся две тестовые страницы информации, которым присвоен адрес в младшем разряде, равный нулю и единице соответственно, одна страница содержит в своем составе исправляемую ошибку; а другая - не- исправляемую, причем адрес ошибок вводится в виде кода в содержимое этих страниц, служебная информация хранится в содержимом доменной памяти на протяжении всего времени ееэксплуатации, Функциональный самоконтроль производится после каждого включения источников электропитания всоответствии с временной диаграммой(фиг, 2),Сигнал "Установка исходного состояния" на входе 13 поступает черезэлемент ИЛИ 6 на К-вход триггера 3,устанавливая его выход 15 в состояние, разрешающееработу доменной памяти, в результате чего начинаетсяпроцедура непрерывного вывода информации в блок 11 коррекции информациии в блок 12 контроля адреса до обнаружения маркера на выходе 10, который через элемент ИЛИ 5 поступает наБ-вход триггера 3, изменяя состояниена его выходе 15 на противоположное,тем самым запрещая вывод информациииз доменной памяти, Дальнейший выводинформации производится после того,как блок 12 контроля адреса сформирует начальный код адреса в младшихразрядах, равный нулю, и конечныйкод адреса, равный единице,Последний разряд конечного кодаадреса с входа 14 через элемент ИЛИ6 поступает на К-вход статическоготриггера 3, устанавливая его выход15 в состояние, разрешающее выводиз доменной памяти двух тестовых стра з 275 ниц информации. В блоке 11 вырабатывается синдром ошибки в виде определенного кодового состояния, определяющего вид и адрес ошибки, которое поступает на входы первой группы 8 элемента 2 сравнения,в старший разряд сдвигающего регистра 1 поступает последовательный код адреса ошибки, размещенный в младших разрядах тестовых страниц информации, Код адреса 10 ошибки на входе 9 из сдвигающего регистра 1 поступает на входы второй группы элемента 2 сравнения, с вьмода которого на младший разряд счетчика 4 поступает результат сравнения,При наличии двух ошибок (двух сравнений) счетчик 4 меняет свое кодовое состояние таким образом, что через элемент ИЛИ 5 на Б-вход триггера 3 поступает управляющее воздействие, 20 которое меняет состояние на выходе 15 триггера 3, тем самым прекращая вывод информации. Одновременно состояние инверсного выхода триггера 3 и состояние старшего разряда счетчи ка 4, поступающие на первый и второй входы элемента И 7 соответственно, меняют состояния на его выходе 16 таким образом, что оно становитсясигналом окончания контроля (готовности доменной памяти к обмену).Формула изобретенияУстройство встроенного функционального контроля для доменной памяти, содержащее блок коррекции ин 537 4формации и блок контроля адреса, о тл и ч а ю щ е е с я тем, что, сцелью повышения надежности устройства путем осуществления контроляпосле каждого включения источниковэлектропитания, оно содержит сдвигающий регистр, элемент сравнения,статический триггер КЯ-типа, счетчик, двухвходовые элементы ИЛИ идвухвходовой элемент И, входы первойгруппы элемента сравнения соединеныс выходами группы блока коррекцииинформации, входы второй группы элемента сравнения соединены с параллельными выходами сдвигающего регистра, вход младшего разряда которого соединен с выходом блока коррекции информации, выход элементасравнения соединен с входом младшего разряда счетчика, а выход старшего разряда счетчика соединен с входом первого элемента ИЛИ, второй входкоторого соединен с выходом блокаконтроля адреса, выход первого элемента ИЛИ соединен с 8"входом статического триггера, к-вход которогосоединен с выходом второго элементаИЛИ, прямой выход статического триг"гера является первым выходом устройства, а инверсный выход статического триггера соединен с первым входомэлемента И, второй вход которого сое,динен с выходом старшего разрядасчетчика, выход элемента И являетсявторым выходом устройства, а входывторого элемента ИЛИ являются входами устройства,1275537 ИсточникМЕдтролитиия Составитель Ю.РозенталРедактор И.Дербак Техред Л.Олейник ктор И.Муска . К ское предприятие, г. Ужгород, ул. Проектная, 4 оизводственно-полигр аказ 6569/46 Тираж 543 ПодпнсноВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5