Запоминающее устройство с самоконтролем

6/24-24 36. Бюл, У 44кий ордена Ленина и орской Революции энергетитутодин и Н.И.Егорова(088.8)й Мдсгов, 1980, У 124,И.В. Микр Энергия Прангишвили микро-ЭВМ,рис.2.4. оцессор 979,с.5 ОСУДФРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬГГИИ 8 ТОРСНОМУ СВИДЕТЕЛЬСТВУ(71) Московдена Октябрческий инст.использовано в системах управления,построенных на основе микропроцессорной техники. Целью изобретения является повышение надежности устройства. Устройство содержит генераторимпульсов, распределители импульсов,блок управления, блок местного управления, регистр адреса, блок переборакоманд, накопитель, блок обнаруженияошибок, регистр микрокоманде. 3 э.п.ф лыр 8 илеИзобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в системах управления, построенных на основе микропроцессорной техникиЦель изобретения - повышение надежности устройства.На фиг,1 представлена функциональ" ная схема предложенного устройства; на фиг.2 - временная диаграмма последовательности импульсов, поясняющая работу устройства; на фиг.3 - функциональные варианты выполнения блока обнаружения ошибок, логического блока, блока перебора команд, второго распределителя импульсов, одного разряда адреса и блока местного управле. ния соответственно.Прецложенное устройство содержит(см.фиг.1) генератор 1 импульсов, первый распределитель 2 импульсов, блок 3 управления, блок 4 местного управления, второй распределитель 5 кптульсов, регистр 6 адреса, блок 7 перебора команд, накопитель 8, блок 9 обнаружения ошибок, регистр 10 микрокоманд.На фиг.1 обозначены информационные выходы 11 и управляющие входы 12 устройства.Устройство содержит также (см, фиг.1) логической блок 13 и блок 14 информации.На фиг.2 показана временная диаграмма первой С , второй С и третьей С последовательностей .импульсов соответственно на первом - третьем выходах распределителя 2.Блок 9 обнаружения ошибок содержит (см,фиг.З) сумматор 15 по модулю два, первую схему 16 сравнения и преобразователь 17 кодов контрольных сумм. Логический блок 13 содержит (см,фиг.З) первый 18 и второй 19 элементы НЕ, элементы И 20-23 с первого по четвертый и триггер 24.Блок 6 перебора команд содержит (см.фиг.5) коммутатор 25, вторую схему 26 сравнения, элемент ИЛИ 27, преобразователь 28 кода адресов,первый 29 и второй 30 счетчики.Второй распределитель 5 импульсов содержит (см.фиг.б) элемент 31, фор" мирователи 32, 33 и 34 коротких импульсов, элементы задержки 35 и 36, выполненные, например, на микросхеме 155 АГ 1 (используются инверсные выходы) и формирователи 37, 38 и 39импульсов.Коммутатор 26 и регистр 6 адресакаждый содержит в одном разряде (см.фиг.7) элемент НЕ 40, элементы И-НЕ41, 42 и триггер 43,Блок 4 местного управления содержит (см.фиг.8) триггер 44, формирователь 45 импульсов и ключи 46 и 47,Сумматор 15 по модулю два можетбыть выполнен на микросхемах серии156,133, преобразователь 17 кодовконтрольных сумм и преобразователь28 кодов адресов - на микросхемахсерии К 556, счетчики 29 и 30 - наоснове микросхем 155 НЕ 7, формирователи 37-39 - на микросхемах 155АГ 1.Предложенное устройство работает2 О следующим образом.В соответствии с временной диаграммой, представленной на фиг.2, в конце каждого цикла работы (примерно 200 нс) на выходе блока 3 (см.фиг.З) выставляется адрес следующей микрокоманды. По синхросерии С 2 (см, фиг.2) он записывается в регистр 6 и затем начинается выборка из накопителя 8, По окончании выборки по30синхросерии СЗ осуществляется приеммикрокоманды в регистр 10. Общее вре" мя выборки около 100 нс, после чего сигналы поступают на выход 11, а к накопителю 8 нет обращения от блока 3 в течение 200 нс. В это время можно организовать последовательный опрос ячеек накопителя 8 с целью определения возможных отказов. Это делается следующим образом.На пульте управления блока 4 замыкается ключ 46 (см,фиг.8) (начальной установки), через который проходит синхросерия С 2 и устанавливает в исходное состояние счетчик 29 и 30, триггер 44 и сумматор 15. На счетчике 29 (см,фиг.б) - код первого участка накопителя 8, на счетчике 30 - код первого адреса ячейки из первого участка. На первом выходе преобразователя 28 - код последнего адреса первого участка. После замьг.кания ключа 47 (см.фиг.8) "Пуск" из синхросерии С 2 с помощью триггера 44 и формирователя 45 выбираетсяИ один импульс, который устанавливаеттриггер 24 (см.фиг.4) в исходное состояние, когда его выход поступает на элемент И 31 (см,фиг,б) и разре 1274003шает прохождение синхросерии С навходы формирователей 35-37. Формирователь 37 вырабатывает импульс, поступающий на коммутатор 25, и обеспечивает выборку кода числа из накопителя 8 по первому адресу его участка, используемого для работы с данной частью программы. Длительностьимпульса меньше, чем цикл работы блока 3 (меньше 200 нс), Формирователи33, 35 и 38 обеспечивают выработкукороткого импульса в конце импульса,вырабатываемого формирователем 37,что обеспечивает сложение считанногочисла в сумматоре 15 по первому входу. После этого может производитьсявыборка полезной (рабочей) информации из накопителя 8. Формирователи36, 34 и 39 обеспечивают выработкукороткого импульса в начале тактаобращения от блока 3 к накопителю8 (примерно в тот же момент, что исинхросигнал С 2). Этот импульс поступает на входы элементов И 20, 21 иобеспечивает анализ: конечный адресданного участка накопителя 8 или нет.Если нет, то через элемент И 20 всчетчик 30 добавляется единица ицикл выработки очередной микрокоманды повторится аналогично данному. 30Если конечный адрес достигнут, то свыхода элемента И 21 идет опрос элементов И 22, 23, что означает: равна или не равна сумма в сумматоре 15контрольному числу для данного участ-З 5ка (контрольное число вырабатываетсяблоком 17). Если равна, то импульсчерез элемент И 22 поступает на четвертый вход блока 7, что обеспечивает переход счетчика 29 в следующее 40состояние (следующий участок будетпроверяться), а следовательно, преобразователи 28 и 17 выработают новые коды начального, конечного адресов следующего участка и его кон- . 45трольной суммы, а также установкисумматора 15 в нулевое состояние,ав счетчик 30 записывается первый адрес следующего участка накопителя 8.Затем процедура считывания и определения контрольной суммы повторяетсядля данного участка, Если после сравнения суммы с контрольным числом выработается сигнал несовпадения, тоимпульс. через элемент И 23 поступит 55на установочный вход триггера 24, который изменит свое состояние, дальнейшее поступление импульсов в блок 5 будет установлено, что означает общую остановку работы по определению ошибок, а блок 14 будет индицировать номер участка накопителя 8, в котором имеется ошибка. На контрольном выходе будет присутствовать сигнал "ошибка".Формула изобретения1. Запоминающее устройство с самоконтролем, содержащее генератор импульсов, выход которого подключен к входу первого распределителя импульсов, первый выход которого соединен с входом синхронизации блока управления, одни из входов которого являются входами устройства, а выходы подключены к одним из входов регистра адреса, выходы которого соединены с входами накопителя, выходы которого подключены к входам регистра микро- команд, одни из выходов которого соединены с другими входами блока управления, причем входы синхронизации регистра адреса и регистра микрокоманд подключены соответственно к второму и к третьему выходам первого распределителя импульсов, другие выходы регистра микрокоманд являются информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены блок перебора команд, блок обнаружения ошибок, блок индикации, логический блок, блок местного управления и второй распределитель импульсов, первый вход которого соединен с первым выходом первого распределителя импульсов, первый выход - с первым входом блока перебора команд, а второй вход и второй выход подключены соответственно к первому выходу и к первбму входу логического блока, второй и третий входы которого соединены соответственно с выходом блока обнаружения ошибок и с первым выходом блока мест. ного управления, вход которого подключен к второму выходу первого распределителя импульсов, а второй выход - к второму входу блока перебора команд, третий, четвертый входы и первый управляющий выход которого соединен соответственно с вторым, с третьим выходами и с.четвертым входом логического блока, четвертый выход которого подключен к входу син 1274003хронизации блока индикации, входы которого соединены с одними из выходов блока перебора команд и одними из входов блока обнаружения ошибок, первый и второй управляющие входы которого подключены соответственно к третьему выходу второго распределителя импульсов и к второму управляющему выходу блока перебора команд другие выходы которого подключены к другим входам регистра адреса, причем другие входы блока обнаружения ошибок соединены с выходами накопителя, четвертый выход логического блока является контрольным выходом устройства.2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок обнаружения ошибок содержит сумматор по модулю два, преобразователь кодов контрольных сумм и первую схему сравнения, входы которой соединены соот" ветственно с выходами сумматора по модулю два и с выходами преобразователя кодов контрольных сумм, входы которого являются одними из входов блока, другими входами которого являются входы сумматора по модулю два, другие входы которого и выход первой схемы сравнения являются соответст- . венно первым и вторым управляющими входами и выходом блока. 3. Устройство по пп.1 и 2, о тл и ч а ю щ е е с я тем, что логи ческий блок содержит триггер, элементы И и элементы НЕ, причем выход и вход первого элемента НЕ подключены соответственно к первым входам первого и второго элементов И, выход второго элемента И соединен с первыми входами третьего и четвертого элементов И, вторые входы которых подключены соответственно к выходу и 15 20 25 ЗО 35 40 к входу второго элемента НЕ, выходчетвертого элемента И соединен с установочным входом триггера, вторыевходы первого и второго элементов Иобъединены и являются первым входомблока, вторым, третьим и четвертымвходами которого являются соответственно вход второго элемента НЕ, входсброса триггера и вход первого элемента НЕ, выходами блока с первогопо четвертый являются соответственноинверсный выход триггера, выход первого и выход второго элементов И ипрямой выход триггера.4. Устройство по пп.1, 2 и 3,отличающееся тем, чтоблок перебора команд содержит комму"татор, счетчики, преобразователь кодов адресов, вторую схему сравненияи элемент ИЛИ, причем вход синхронизации коммутатора является первымвходом блока, первые входы элементаИЛИ и первого счетчика объединены иявляются вторым входом блока, первыйуправляющий вход второго счетчикаявляется третьим входом блока, вторые входы первого счетчика и элемента ИЛИ объединены и являются четвертым входом блока, выход элемента ИЛИсоединен с вторым управляющим входомвторого счетчика, выходы которогоподключены к входам коммутатора и одним из входов второй схемы сравнения,другие входы которой соединены с одним из выходов преобразователя кодовадресов, другие выходы и входы которого подключены соответственно к входам второго счетчика и к выходам первого счетчика, выходы первого счет"чика являются выходами .блока, йервыми вторым управляющими входами которого являются соответственно выход второй схемы сравнения и выход элементаИЛИ, 12740031274003 ставитель Т.Зайцевхред В.Попович ектор Л.Пилипен ктор А.Долины каз 6482/5 производственно-полиграфическое предприятие,г.унгород,ул.Проектна Тнраз 543 НИИПИ Государственного по делам изобретений 13035, Москва, Ж-)5, Р