Устройство для умножения

Номер патента: 1765825

Опубликовано: 30.09.1992

Авторы: Сахаров, Тихановский

МПК: G06F 7/50

Метки: «нулей», подсчета, числа

...оегистр сдвига 1, первый счетчик импульсов 2, схему сравнения 3, первый регистр 4, второй регистр 5, второй счетчик импульсов б, группу элементов И 7, первый элемент задержки 8, пересчетную схему 9, тактовый вход 10, числовой вход 11, второй элемент задержки 12,На фиг.2 показаны следующие временные диаграммы;график 1 - поступление в параллельном виде очередного слова массива в регистр 1 сдвига с числового входа 11;график 2 - прием тактовых импульсов на первый вход регистра 1 сдвига и передачи информации в первый счетчик импульсов 2;график 3 - сигнал с выхода пересчетной схемы;график 4 - сигнал опроса схемы сравнения;график 5 -- выдача импульса, сформированного на выходе схемы сравнения в результате ее работы;график 6 - сигнал, по...

Номер патента: 1644208

Опубликовано: 23.04.1991

Авторы: Вайрадян, Сахаров, Цапко, Шувалов

МПК: G09G 1/16

Метки: вывода, графической, информации

...строчного синхроимпульса, на выходе триггера 46, кад рового синхроимпульса, на выходетриггера 47, импульса строчной защитной полосы на выходе триггера 48,импульса кадровой защитной полосына выходе триггера 49, а также им .пульсы считывания из блока 1 оперативной памяти и строб записи длярегистра 50 сдвига. Адреса считывания информации из блока 1 оперативной памяти поступают с выходовсчетчика 43 точек и счетчика 44строк и идут вместе с импульсамисчитывания, поступающими от дешифратора 45, на первый и второй информационные входы коммутатора 9. 44208 6гистра 35 в блок 1 оперативной памяти распределитель 40 импульсов формирует сигнал прибавления единицы всчетчик 8 адреса.Таким образом осуществляется считывание групп слов,...

Номер патента: 1674256

Опубликовано: 30.08.1991

Автор: Романов

МПК: G11C 11/00

Метки: блока, выборки, информации, памяти

...через элемент 10 и элемент 12 задержки он поступает на тактовый вход сумматора 9, формирующего адрес считывания путем суммирования кода базового адреса и единицы реверсивного счетчика 4 и т.д,Таким образом, путем простого нажатия одной и той же клавиши оператор может просмотреть все справки по данной предметной области в режимелистания страниц. Если возникает необходимость вернуться к просмотру только что просмотренных данных, то оператор нажимает клавишу "Возврат" (не показана), сигнал с выхода которой поступает на вход 31 устройства и далее на один вход элемента 6, другой вход ром 7 и открывает элемент 6 по другому входу, Импульс с входа 3 проходит через элемент 6 на вычитающий выход реверсивного счетчика 4 и уменьшает его показания...

Номер патента: 1689994

Опубликовано: 07.11.1991

Авторы: Мхатришвили, Самойлов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...элементы открыты и обеспечивают передачу данных с входов 31 на выходы 100, При потенциале "Лог.1" на входе 120 транслирующие элементы закрыты и на выходах 100 блока 78 передатчиков высокое сопротивление (третье состояние),В опытном образце устройства в блоке 78 передатчиков в качестве транслирующих элементов использовались микросхемы КР 580 ВА 87, обеспечивающие трансляцию 16- ти разрядной информации адреса.Блок 79 (фиг.7) содержит О-триггер 130, О-вход которого соединен с входом 105 блока 79. Установочный В-вход О-триггера 130 связан с входом 107 блока 79. СинхровходС О-триггера 130 соединен со входом 108 блока 79. Нулевой выход О-триггера 130 связан с первым входом элемента И 131 и с одному из выходов группы 110-2 блока 79...

Номер патента: 526954

Опубликовано: 30.08.1976

Авторы: Дорохин, Каминский, Карлов, Плешев, Савелов, Толчинский

МПК: G11C 29/00

Метки: блоков, памяти

...состояние в котором (начальный адрес) установлено программным блоком, В зависимости от команды, выдаваемой счетчиком адресных операций, и в соответствии с состоянием дешифратора, г свою очередь зависящего от состояния счетчика циклов( от порядкового номера цикла), блок формирования адресов осуществляет преобразование кода счетчика адресоз, обеспечивая необходимый порядок перебора ячеек объекта проверки (естественный, много 526954кратный, чсредование выбора ячеек с прямым и инверсным соотношением адресов и разрядов адреса и т. д.).Обращение к той или иной ячейке памяти в необходимом режиме (записи, считывания, считывания без регенерации и т, д.) осуществляется посредством сигналов, выдаваемых блоком 15 формирования сигналов у,...