Устройство для вычисления свертки

14 0965 СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 1)4 С 06 Р 15/353 ОПИСАНИЕ ИЗОБРЕТЕ ЕТЕЛЬСТ Д ВТОРСЯОМ 8 В.А.Кауст инчу о СССР3, 1984.СССР3, 1986.НИЯ СВЕРТтельст Р 15/3 льство Ф 15/3 ВЫЧИСЛЕ ло- ссласт жет быть специалиостроени использовано и ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДЛЯ 57) Изобретение относится иислительной техники и м зироваккых вычислительных систем,функционирующих в реальном масштабевремени. Целью изобретения являетсяупрощение устройства. Сокращение объема оборудования и упрощение связей вустройстве достигнуто эа счек использования симметрии последовательностикоэффициентов и рациональной организации вычислительного процесса. Устройство содержит вычислительные бки 1, каждый вычислительный блокдержит регистр 2 коэффициента, умножитель 3, регистры 4, 7, 8 результата, сумматоры 5, 6, элементы 9 памяти, 1 ил.Изобретение относится к вычислительной технике и может быть использовано при построении специализированных систем, функционируюцих в реальном масштабе времени.Цель изобретения - упрощение устройства.Ца чертеже изображена структурная схема устройства, ОУстройство содержит Е групп по К/2 вычислительных блоков 1.1."1,Ь,К/2, Каждый вычислительный блок содержит регистр 2 коэффициента, умно- житель 3, первый регистр 4 результа та, сумматор 5, дополнительный сумматор 6, третий регистр 7 результата, второй регистр 8 результата и элементь 9 памяти.Устройство работает следующим об О разом.Работа устройства для вычисления свертки иллюстрируется примером реализации цифрового двумерного фильтра, алгоритм функционирования которого 25 описывается уравнениемМУ(п,ш) =,., . Ь(1,1 с) х: с:х Х (п+1, тс+1), (1) ЗО где п=11. + 1,;Ы; ш=К,К+1. М (И - размер входного массива; Ь К - размер матрицы Ь(1,1) коэффициентов импульсной характеристики цифрового фильтра); Х(п+1,шс +) - последовательность входных отсчетов.С целью минимизации числа операций умножения и соответствующего уменьшения количества умножителей использу", . ется симметричная относительно середины каждой из строк матрица 1,Ь(1,К коэффициентов. С учетом симметрии:ЯУ(п,ш) =,С 2. Ь(1,1 с) Х(п+1,пс)+45+ Х(п+1, ш+1 с-К), (2)Устройство в этом случае содержитК/2 вычислительных блоков и (1,=1) элементов, памяти, В регистре коэффициента вычислительного блока .1.К хранится коэффициент Ь(1,-1+1, 1).Цикл работы устройства (интервал времени между поступлением двух очередных входных отсчетов) состоит из двух тактов. Первый такт включает время задержки на умножителе 3 и вре-мя записи в первый регистр 4 результата каждого иэ вычислительных блоков,второй такт - время задержки сумматоров и время записи во второй регистр результата.Рассмотрим работу устройства при вычислении первого верного (после заполнения регистров устройства) выходного отсчета У(1.,К). Вычисление 7(1 К) начинается в первом цикле 1-ым вычислительным блоком и заверщается в 1,-)М+-ом цикле вычислительным блоком.1.,.Формула изобретенияУстройство для вычисления свертки, содержащее 1. групп вычислительных блоков по К/2 блоков в каждой группе (К 1) - длина последовательности коэффициентов ), причем каждый вычислительный блок содержит два регистра результата, сумматор, умножитель и регистр коэффициента, выход которого подключен к первому входу умножителя, выход которого подключен к информационному входу первого регистра результата, выход которого соединен с первым входом сумматора, выход которого соединен с информационным входом второго регистра результата, причем вы" ход второго регистра результата -го 12 - 1,2 (К/2-1)вычислительного блока 1-й (1 = 1,21,) группы соединен с вторым входом сумматора (э+1)-го вычислительного блока 1-й. группы, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройство содержит Е вэлементов памяти, а каждый вычислительный блок содержит дополнительный сумматор и третий регистр результата, причем выход первого регистра результата соединен с первым входом дополнительного сумматора, выход которого соединен с информационным входом третьего регистра результата, причем выход третьего реги-. стра результата (+1)-го вычислительного блока 1-й группы соединен с вторым входом дополнительного сумматора -го вычислительного блока 1-й группы, выход второго регистра результата К/2-го вычислительного блока 1-й группы соединен с вторым входом дополнительного сумматора этого же блока, выход третьего регистра результата первого вычислительного блока 1-й группы, кроме последней, соединен через соответствующий элемент памяти с вторым входом сумматора первого вычи143 Составитель В.ОрловРедактор А.РевинТехред Л.Сердюкова Корректор А.Обручар Заказ 5344/51 Тираж 704 ,Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 слительного блока (1+1)-й группы,второй вход сумматора первого вычислительного блока первой группы соединен с шиной нулевого потенциала, вторые входы всех умножителей соединены 065между собой и являются входом устройства, выход третьего регистра результата первого вычислительного блока 5Е-й группы является выходом устройства.