Устройство для вычисления полиномов

(51)4 С 06 Г ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ РЕТ ОПИСАНИЕК АВТОРСКОМУ СВИ СТВУ 137235/ 0.10.86 3.10.88 десский оли ническии инсти очкин, Е.Л. 11 олиАн.В.Дрозд(56) Авторско1348827, кл03.01.86.Авторское1305670, кл4) УСТРОЙСТНОИОВ идетельство СССРС 06 Р 7/544, 1985.ДЛЯ ВИЧИСЛЕНИЯ(57) Изобретение относится к вычислительной технике и может быть использовано в измерительно-вычислительных системах, работающих в реальном масштабе времени. Цель изобретения - снижение аппаратных затрат. С этой целью в устройство, содержащее триггеры 1,2,5,6, элементыИ 7, 10, 11, счетчик 12, блоки 16, 17памяти, сумматоры 20,21, коммутатор22, 23, регистр-мультиплексор 24,регистры 25-27, умножители 28, 29,введены элементы И 8,9, счетчики13,14, блок 15 памяти, триггеры 3,4, группы 18, 19 элементов И светствующими связями, 1 ил,гает нулевого значения и с приходом заднего фронта синхросигнала сигнал на выходе заема не принимает нулевое значение,При этом триггер 5 устанавливается по заднему фронту сигнала заема в единичное состояние (момент времени С), а с приходом очередного синхроимпульса единичное значение с выхода триггера 5 переписывается в триггер 6, сбрасывающий сигналом с инверсного выхода триггера 5 в нулевое состояние. Следующий синхроимпульс переводит триггер Ь в нулевое состояние.Таким образом, на выходе триггера 6 Формируется импульс Т . Нулевое значение сигнала заема счетчика 12 вновь разрешает прохождение синхросигналов на синхровход регистра- мультиплексора 24, принимающего к моменту времени Т значение аргумента Х,. На время действия импульса Т происходит подключение выхода регистра 25 к входу второго слагаемого сумматора 21. На вход первого слагаемого сумматора 21 поступает результат домножения (на умножителе 29) кода с выхода регистра 26 на значение аргумента Х . С выхода сумматора 21 снимается значение полинома п-й степени, записываемое в регистр 27 по заднему Фронту импульса Т, поступающее на выход 34 устройства,Передним фронтом импульс Т с выхода 35 сообщает о возможности подачи на вход 30 аргумента устройства нового значения аргумента (например, Х для вычисления полинома и-й степенй с прежними коэффициентами и новым аргументом.Задний фронт импульса с выхода 35 является сигналом конца вычисления полинома, по которому производится съем информации на выходе 34. Формула и з обретенияУстройство для вычисления полиномов, содержащее четыре триггера, три элемента И, два блока памяти, два сумматора, три регистра, два коммутатора, два умножителя, регистр- мультиплексор и первый счетчик, инверсный выход разряда заема которого соединен с инверсным входом первого элемента И, первым входом второго элемента И и входом установки пер 3 1432509выми значениями, поступающими с выходов умножителей, и с приходомсинхроимпульсов записываются в регистры 26 и 25 соответственно,В этом же такте блок 15 памяти5считывает по адресу К двухразрядныйкод, указывающий на наличие нулевыхзначений в последующей паре коэффициентов полинома, этот код появляет.ся на выходе блока 15 памяти позаднему фронту сигналов с выходапервого элемента И 7.Разряды кода (например, 00) свыходов блока 15 памяти поступаютна входы элементов И 8 и 9, запрещая нулевыми значениями прохождениесигналов с выхода элемента И 7 насчетные входы счетчиков 13 и 14 вновом такте и прохождение значенийс выходов блоков 16 и 17 памяти через группы 18 и 19 элементов И. Кэтому времени коэффициенты аиа поступают с выходов регистров 25и 2 Ь на входы множимого умножителя28 и 29 на входы множителей которыхпоступает код Х, с выхода регистра 2мультиплексора. Полученные произведения складываются далее на сумматорах 20 и 21 с последующей паройкоэффициентов а=О и а=О. Результаты сложения записываются врегистры 25 и 2 Ь.В этом же такте считывается следующий код (например, 10) блока 15памяти (по адресу К), что обеспечивает в следующем такте считываниекоэффициента аиз блока 16 памятии получение коэффициента а=0 путем обнуления выхода группы,19. Код01, прочитанный из блока 15 памятипо адресу Кобеспечивает в следующем такте считывание коэффициентаа . из блока 17 памяти и получениекоэффициента а ь=0 путем обнулениявыхода группы 18. Код 11, считанныйиз блока 15 памяти по адресу К-З,обеспечивает в следующем такте считывание коэффициентов аи а и зиз блоков 17 и 16 памяти соответственно. 50На каждом новом такте происходятдомножение промежуточных результатов, получаемых на выходах регистров 25 и 26, на величину Х, и ихсоответственное. сложение с новой 55парой полученных коэффициентов полинома. Этот процесс продолжается дотех пор, пока счетчик 12 не дости1432509 Составитель Н.МатвеевТехред Л,Сердюкова Корректор М,Максимишинец Редактор И. Горная Заказ 5441/41 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 вого триггера, выход которого соединен с информационным входом второго триггера, выход которого является выходом сигнала окончания цикла работы устройства и соединен с управляющим входом первого компаратора, входом сброса первого тригге ра и синхровходом первого регистра, , выход которого является информационным выходом устройства, синхровход которого соединен с первым входомтретьего элемента И, вторым входом второго элемента И, с синхровходами с второго по четвертый триггеров и второго и третьего регистров и ,прямым входом первого элемента И,выход которого соединен с вычитающнм входом первого счетчика выход второго регистра соединен с первымиинформационными входами первого и второго коммутаторов, вход запуска устройства соединен с информационным входом третьего триггера, выходкоторого соединен с управляющими входами регистра-мультиплексора и второго коммутатора и входами сброса , второго и третьего рсгистров и информационным входом четвертого триггера, выход которого соединен с вторым входом третьего элемента И, вы,ход которого соединен с синхровходом первого счетчика, параллельный вход данных которого является входом показателя степени устройства, вход аргумента которого соединен с первым ,информационным входом регистра-муль типлексора, синхровход которого соединен с выходом второго элемента Ивыход регистра-мультиплексора соеди, нен с входами множителей первого и второго умножителей и вторым информационным входом второго коммутатора, выход которого соединен с входом множимого первого умножителя, выход которого соединен с,вторым информационным входом регистра-мультиплексора и входом первого слагаемого первого сумматора, выход которого соединен с информационным входом второго регистра, выход третьегорегистра соединен с входом множимого второго умножителя, выход которого соединен с входом первого слагаемого второго сумматора, выходкоторого соединен с информационнымивходами первого и третьего регисрров,выход первого коммутатора соединен свходом второго слагаемого второгоумножителя, о т л и ч а ю щ е е с ятем, что, с целью снижения аппаратных затрат, в него введены третий 15 блок памяти, второй и третий счетчики, четвертый и пятый элементы И,пятый и шестой триггеры и две группыэлементов И, выход элементов И которых соединены с входами второго 20 слагаемого первого сумматора и вто"рым информационным входом первогокоммутатора, выход первого элементаИ соединен с синхровходом третьегоблока памяти и первыми входами чет вертого и пятого элементов И, выходы четвертого и пятого элементов Исоединены с синхровходами второго итретьего счетчиков соответственно,выходы которых соединены с адресныЗо ми входами первого и второго блоковпамяти, выходы которых соединены спервьми входами элементов И первойи второй групп, вторые входы элементов И которых соединены с вьжодами пятого и шестого триггеров синх"Фровходы которых соединены с синхровходом устройства, информационныйвход первого счетчика соединен садресным входом третьего блока памяти, первый и второй выходы которогосоединены с информационными входамипятого и шестого триггеров и вторымивходами четвертого и пятого элементов И соответственно, выход третьего 45элемента И соединен со счетными входами второго и третьего счетчикови входами сброса пятого и шестоготриггеров.