Устройство для вычисления спектра сигналов с двойным разрешением

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 О 06 Р 15 3 ТЕ ч ЛЬСТВУ Н ДВТОРСИ кл ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ И(71) Специальное конструкторско-технологическое бюро с опытным производством при Белорусском государственном университете им. В,И,Ленина (72) А.Н.Карташевич и И.С.Курлянд (53) 681,32(088,8)(54) УСТРОЙСТВО ДЛЯ ВКЧИСЛЕНИЯ СПЕКТРА СИГНАЛОВ С ДВОЙНЫМ РАЗРЕШЕНИЕМ(57) Изобретение относится к областивычислительной техники и может бытьиспользовано при решении задач спектрально-корреляционного анализф иидентификации сигналов, Цель изобретения - повышение разрешающей способности. Поставленная цель достигаетсяза счет того, что в состав устройствавходят блоки 1 и 2 памяти, коммутатор3, арифметический блок 4, блок 5 постоянной памяти, блок 6 коммутаторов,сумматор 7, блок 8 коммутаторов, мультиплексоры 9 и 1 О, блок 11 коммутаторов, регистр 12, блок 13 коммутато- дфров, счетчик 14 массивов, регистры15 и 16 сдвига, счетчики 17 и 18 операндов, блок 19 сравнения, элементИ 20, блок 21 управления. 3 ип,Изобретение относится к вычислительной технике и может быть использовано при решении задач спектральнокорреляционного анализа и идентифика 5ции сигналов,Цель изобретения - повышение разрешающей способности устройства (привычислении спектра сигналов).На фиг. 1 изображена структурнаясхема предлагаемого устройства; нафиг, 2 " пример схемной реализацииблока управления; на фиг, 3 - временные диаграммы работы устройства,Устройство содержит первый блок 1оперативной памяти, нторой блок 2оперативной памяти, коммутатор 3,арифметический блок 4, блок 5 постоянной памяти, Е-разрядный первый блок6 коммутаторов (1=1 оК, где К - объем массивов, записываемых в первыйблок оперативной памяти 1 по первомувходу устройства У 1), (К-разрядныйсумматор 7, ш-разрядный второй блок8 коммутаторов (ш=1 одм, где М - объем массивов), К-разрядный первый мультиплексор 9, К-разрядный второй мультиплексор 10, Е-разрядный третийблок 11 коммутаторов, К-разрядный регистр 12 хранения, (Е)-разрядныйчетвертый блок 1 3 коммутаторов, 1 разрядный счетчик 14 массивов (1=К=1 одЬ, где 1= -), (К+1) разрядныйм фпервый регистр 15 сдвига, (ш+1)-раз 35рядный второй регистр 1 б сдвига,Ь+1)-разрядный первый счетчик 7 операндов, (ш+1)-разрядный второй счетчик 18 операндов, блок 19 сравнениякодов, элемент И 20, блок 21 управления, входы Х 1, Х 2, ХЗ и выход У 1 устройства.Блок управления содержит триггер22, элемент И 23, триггер 24, элементы ИЛИ 25 и 26, элемент И 27, триггер 4528, элемент ИЛИ 29, триггер 30, элемент И 31, триггер 32, элемент И 33триггер 34 и элемент И 35,Прдцедуру вычисления спектральныхкоэффициентов, выполняемую устройством, можно условно разбить на четыреэтапа.Первый этап. Запись в первый блок1 оперативной памяти в двоично-инверсном порядке массива из К точек.Второй этап, Выполнение Н итераций быстрого преобразования Фурье(БПФ), причем по нходу ХЗ устройстназадан номер спектрального коэффициента К 1, начиная с которого на последней итерации БПФ производится записьмассива из М спектральных коэффициентов н двоично-инверсном порядке вовторой блок 2 оперативной памяти.Третий этап. Выполнение итерацийобратного БПФ (ОБПФ) над М точками,записанными во второй блок 2 оперативной памяти, причем результаты вычислений записываются в прямом порядкево второй блок 2 оперативной памятии составляют в нем первый массив изМ точек.После завершения вычисления М-точечного ОБПФ этапы 1-3 повторяютсяК1 раз (1= -). В результате этого втоМрой блок 2 оператинной памяти оказьгвается заполнен Ь массивами из М точек.Четвертый этап, Выполнение К итераций БПФ над массивом Ъ М точек, записанных во втором блоке 2 оперативной памяти,Устройство работает следующим образом.В исходном состоянии первый 17 ивторой 18 счетчики операндов, счетчик14 массивов, регистр 12 хранения итриггеры блока 21 управления обнулены, а во все разряды первого 15 ивторого 16 регистров сдвига записаныуровни логического "0".На управляющий вход коммутатора 3с выхода триггера 30 (фиг. 2) черезвыход У 8 блока управления подан уровень логического "0", а на выход коммутатора 3 передается информация спервого выхода У 1 устройства.По входу Х 2 устройства на входпервого счетчика 17 операндов поступают тактовые импульсы, по которым напервом информационном выходе счетчикаформируются последовательные коды, поступающие на информационный вход первого блока б коммутаторов, на выходекоторого формируются коды адресовдля первого блока 1 оперативной памяти.Коды адреса для первого блока 1оперативной памяти с выхода первогоблока б коммутаторов через первыймультиплексор 9 поступают на адресныйвход первого блока 1 оперативной памяти, По низкому уровню на управляющемвходе первый мультиплексор 9 меняетпорядок разряда кода адреса на обратный, чем обеспечивается инверсный644следовательном выполнении в арифметическом блоке 4 двух элементарных операций вида А+Ви А-. В Ы, где А и В - соответственно первый и второй операнды, извлекаемые из блока оперативной памяти, Ч - экспоненцифициента с кодом, заданным по входуХЗ, блок 19 сравнения Формирует уровень логической "1", который по входу Хб блока 21 управления, проходячерез элемент ИЛИ 25 и через выходУЗ, разрешает прохождение тактовыхимпульсов на вход второго счетчика18 операндов.На выходе У 5 блока управленияФормируется последовательность сигналов выбора памяти для первого 1 ивторого 2 блоков оперативной памяти.Причем первый блок 1 оперативной памяти рабвтает по низкому логическомууровню сигнала выбора памяти, а второй блок 2 оперативной памяти - повысокому,На выходе Уб блока 21 управленияформируется последовательность иьинпульсов, управляющих мультиплексорами 9 и 10 таким образом, что при по-.явлении высокого логического уровняна выходе блока 19 сравнения на последней итерации считывание иэ первого блока 1 оперативной, памяти осуществляется в прямом порядке, а запись результатов вычисления спектральных коэффициентов во второй блок2 оперативной памяти - в двоично-инверсном горядке,з 14309порядок записи в первый блок оперативной памяти. Каждый из операндов,хранящийся в первом 1 и втором 2 блоках оперативной памяти, записан отдельно (реальная составпяющая и мни 5мая составляющая).По окончании этапа записи исходного К-точечного массива в первыйблок 1 оперативной памяти передним 0фронтом импульса с выхода переносапервого счетчика 17 операндов по входу Х 9 блока 21 управления триггеры30 и 32 переводятся в единичное состояние, в результате чего по высоко,.му логическому уровню на управляющемвходе 1 с выхода У 8 блоха 21 управления)коммутатор 3 подключает к информационному входу блока 1 оперативной памяти информацию с выхода арифметического блока 4, Кроме того, науправляющих входах первого 9 и второго 10 мультиплексоров с выхода Убблока 21 управления. устанавливаетсяуровень логической "1", На вход первого регистра 15 сдвига через элементИ 31 передаются сигналы с выхода пе-.реноса первого счетчика 17 операндов,а на входы управления записью-считыванием первого 1 и второго 2 блоковоперативной памяти через элемент И33 поступают импульсы со второго (инверсного) выхода первого счетчика17 операндов.По низкому уровню на входах уп 35равления записью-считыванием первого1 и второго 2 блоков оперативкой памяти производится запись, а по высокому - считывание. Для каждой парысчитываемых из блока 1 оперативнойпамяти операндов из блока 5 постоянной памяти по адресам, Формируемымна выходе сумматора 7, считываетсязкспоненциальный множитель, причем вблоке 5 постоянной памяти экспоненциапьные множители записаны как значения синуса и значения косинусаэкспоненциапьного множителя,На втором и четвертом этапах выполнения процедуры вычисления спект 50ральных коэффициентов адреса экспоненциальных множителей рля блока 5постоянной памяти формируются регистром 12 хранения и сумматором 7 кодов,поступающих через четвертый блок 13коммутаторов с первого информационного выхода первого регистра 15 сдвига,Вычисление итерации БПФ в предлагаемом устройстве заключается в поальный множитель, извлекаемый из блока 5 постоянной памяти, причем вышеописанная сумма записывается в блок оперативной памяти на место извлеченного ранее первого операнда А, а разность записывается на место второгооперанда В.После окончания первой итерации БПФ сигнал с выхода перекоса правогосчетчика 17 операндов записывает в младший разряд первого регистра сдвига логическую со сдвигом на одинразряд ранее записанной в регистреинформации в сторону старших разрядов. Устройство переходит к выполнению очередной итерации БПФ, Сигналом перехода из уровня логического "0". в"1" с выхода Х-го разряда первого регистра 15 сдвига в начале последнейитерации БПФ триггер 28 переключается в единичное состояние. При совпаденни кода адреса спектрального коэф 1430964 бПосле завершения последней итерации БПФ сигналом перехода из уровнялогического "0" и "1" старшего разряда первого регистра 15 сдвига триггеры 28, 30 и 32 обнуляются, а триггер24 переводится в единичное состояние,На управляющем. входе четвертогоблока 13 коммутаторов устанавливается уровень логической "1", в результате чего на второй вход сумматора7 поступают коды с первого выхода второго регистра 1 б сдвига, Кроме того,высокий логический уровень на управляющем входе блока 5 постоянной памяти выбирает область памяти, в которой записаны экспоненциальные множители с отрицательным знаком, что позволяет перевести устройство в режимвыполнения итераций ОБПФ, Переднийфронт сигнала с выхода переноса второго счетчика 18 операндов устанавливает .триггер 22 блока управления вединичное состояние, при этом выходпереноса второго счетчика 18 операндов подключается через элемент И 23к входу второго регистра 16 сдвига.Устройство переходит к выполнениютретьего этапа процедуры вычисленияспектральных коэффициентов.Алгоритм выполнения итераций ОБПФаналогичен алгоритму выполнения итераций БПФ.Коды адресов операндов для второго блока 2 оперативной памяти состоятиз кодов, формируемых на информационном выходе счетчика 14 массивов, икодов, формируемых на выходе второго:мультиплексора 10,После завершения последней итерации ОБПФ сигналом перехода из состоя"ния логического "0" в "1" со старшегоразряда второго регистра 16 сдвига,поступающим через вход Х 5 блока 21 управления триггеры 22 и 24 обнуляютея,а содержимое счетчиков 14 массивовувеличивается на единицу,Устройство переходит к записи ипоследующей обработке очередного Кточечного массива. По переднему фронту сигнала с выхода переноса счетчика 14 массивов триггер 34 блока управления устанавливается в единичное состояние, в результате чего к адресному входу блока 2 оперативной памяти блок 11 коммутаторов подключает выход мультиплексора 9, З 0 ной памяти,Последовательности импульсов, представленные на диаграммах 4-7, соответствуют последовательностям на выходах Уб, У 8, У 4 и У 11 блока 21 управления,Участок временных диаграмм АВ(фиг. 3) соответствует первому этапу 40 45 Формула из обретения 5 10 15 20 25 Устройство переходит к выполнению 1 четвертого этапа, Процедура вычисления БПФ на четвертом этапе вычисления спектральных коэффициентов идентична процедуре вычисления БПФ на втором этапе. Отличие заключается только в том, что пары операндов для выполнения элементарной операции записываются и считываются не из блокаоперативной памяти, а из блока 2 оперативной памяти.Сигналом перехода из состояния логического уровня "О" в "1" со старшего разряда регистра 15 сдвига устройство переводится в исходное состояние.На фиг. 3 приведены временные диаграммы работы устройства. На диаграмме 1 представлена последовательность импульсов, соответствующая последовательности импульсов на выход . младшего разряда первого счетчика 17 операндов. Последовательности импульсов, показанные на диаграммах 2 и 3,представляют собой последовательности импульсов соответственно на входах управления записью-считыванием и входахвыбора памяти блоков 1 и 2 оперативпроцедуры вычисления спектральных коэффициентов, участок ВР - второму этапу (СР - запись массивов из И спектральных коэффициентов в двоично-инверсном порядке во второй блок оперативной памяти 2), РЕ - третьему этапу, РО - четвертому этапу.Устройство для вычисления спектра сигналов с двойным разрешением, содержащее блок управления, коммутатор, первый блок памяти, блок постоянной памяти, арифметический блок, регистр, сумматор, первый счетчик операндов, первый регистр сдвига, первый блок коммутаторов, причем выход арифметического блока является информационным выходом устройства и подключен к первому информационному входу коммутатора, выход которого подключен к инб 4 Ьрого блока коммутаторов, управляюп;ий вход четвертого блока коммутаторов соединен с входом управления считыванием блока постоянной памяти и подключен к третьему выходу блока управления, четвертый выход которого подключен к входу управления сдвигом второго регистра сдвига, первый выход которого подключен к второму информационному входу четвертого блока коммутаторов и управляющему входу второго блока коммутаторов, выход которого подклочен к информационному входу второго мультиплексора, выход которого объединен с инФормационным выходом счетчика массивов и подключен к второму информационному входу третьего блока коммутаторов, удравляющий вход которого подключен к пятому выходу блока управления, второй информационный выход второго регистра сдвига подключен к входу окончания обратного преобразования блока управления и информационному входу счетчика масаивов, выходы переноса втерого счетчика операчдов и счетчика массивов подключены соответственно к входу обратного преобразования и входу прямого преобразования блока управле-, ния, входы выбора первого н второго блоков памяти подключены к шестому выходу блока управления, седьмой вы" ход которого подключен к входам управления записью-счигываннем первого и второго блоков памяти, управляющий вход коммутатора подключен к восьмому выходу блока управления, девятый выход которого подключен к управляющим входам первого и второго мультиплексоров, выход четвертого блока коммутаторов подключен к второму входу сумматора, второй вход элемента И подключен к десятому выходу блока управления, вход последней итерации которого подключен к выходу блока сравнения, второй вход которого является входом номера коэффициента устройства, причем блок управления содержит шесть триггеров, пять элементов И и три эле" мента ИЛИ, при этом выход первого триггера подключен к первому входу первого элемента И, выход второго триггера подключен к первым входам первого и второго элементов ИПИ, выход третьего триггера подключен к первому входу второго элемента И, выход которого подклочен к второму входу второго элемента ИЛИ и первому/ 14 30. Формационному входу первого блока памяти, выход которого подключен к входу операнда арифметического блока, вход коэффициента которого подключен к выходу блока постоянной памяти, ад 5 ресный вход которого соединен с информационным входом регистра и подключен к выходу сумматора, первый вход которого подключен к выходу ре гистра, первый выход первого регистра. сдвига подключен к управляющему входу первого блока коммутаторов, первый ин. формационный вход котсрогс подключен к первому информационному выходу пер вого счетчика операндов, счетный вход которого является тактовым входом устройства, информационным входом которого является второй вход коммута тора, о т л и ч а ю щ е е с я тем, что, с целью повышения разрешающей способности, в него введены второй, блок памяти, второй, третий и четвертый блоки коммутаторов, первый и второй мультиплексоры, второй счетчик 25 операндов, второй регистр сдвига, блок сравнения, элемент И и счетчик массивов, причем выход коммутатора подключен к информационному входу вто-. рого блока памяти, выход которого под-.10 ключен. к входу операндов арифметического блока, адресный вход второго блока памяти подклочен к выходу третьего блока коммутаторов, первый информационный вход которого соединен35 с первым входом блока сравнения, адресным входом первого блока памяти и подключен к выходу первого мультиплексораинформационный вход которого подключен к выходу первого блока коммутаторов, управляющий вход которого соединен с первым информационным входом четвертого блока коммутаторов и подключенгк первому выходу блока управления, второй выход которого подключен к тактовому входу первого регистра сдвига, второй выход которого подключен к входу окончания прямого преобразования блока управления, вход окончания записи и тактовый вход 5 которого подключены соответственно к выходу переноса и второму информационному выходу первого счетчика операндов, первый вход элемента И подключен к тактовому входу устройства, выход элемента И подключен к счетному входу второго счетчика операндов, информационный выход которого подключен к первому информационному входу вто 9 14309 входу третьего элемента ИЛИ, второй вход которого соединен с первымвходом третьего элемента И и подключен к выходу четвертого триггера, выход5 пятого триггера подключен к первому входу четвертого элемента И, выход которого подключен.к второму входу второго элемента И, выход шестого триггера подключен к первому входу пяО того элемента И, выход которого подключен к В-входу шестого триггера, выход третьего элемента ИЛИ, выход третьего элемента И, выход второго триггера, выход первого элемента И, 15 выход пятого элемента И,. выход второго элемента ИЛИ, выход четвертого элемента И, выход четвертого триггера, выход шестого триггера и выход первого элемента ИЛИ являются выхода ми соответственно с первого по десятый блоки управления, Б-вход второго триггера соединен с В-входами третье 10 го, четвертого и пятого триггеров,вторым входом пятого элемента И и является входом окончания прямого преобразования блока управления, входомокончания записи которого являютсясоединенные меяду собой В-входы четвертого и пятого триггеров и второйвход третьего элемента И, второйвход четвертого элемента И являетсятактовым входом блока управления,входом окончания обратного преобразования которого являются соединенныемезду собой В-входы первого и второготриггеров, второй вход первого элемента И соединен с Б-входом первоготриггера и является входом обратногопреобразования блока управления, входом прямого преобразования и входомпоследней итерации которого являютсяБ-входы соответственно третьего и пятого триггеров.1430964 рректор М.Василье ктор А.Ре 4 Заказ 5344/5 1 о венного комитета Сретений и открытий5, Раушская наб д 4/ Пр водственно-полиграфическое предприятие, г. Ужгород, ул, Проектная Составитель А.БаранТехредЙ.Сердюкова ВНИИПИ ГосУдаР по делам иэ3035, Москва, Ж одписССР