Устройство для определения производной структурной функции

ОЮЗ СОВЕТСКИХ ОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 19) 111) 55978 114 С 06 Г 15/3 СЕСОНЫД П А 1 В,1 Ц.ТЕ %СДВЯЖЯИ 1 ТАКА РЕТЕНИЯ ОПИСАНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПо ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(46) 30, 11.8. Бюл, 9 44 (71) Куйбышевский политехнический институт им. В.В.Куйбышева (72) С,А.Прохоров, В.Н.Белолипецкий и С,Г.Иванов(56) Авторское свидетельство СССР М 1072057, кл, С 06 Р 15/336, 1984. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПРОИЗВОДНОЙ СТРУКТУРНОЙ ФУНКЦИИ (57) Изобретение относится к вычислительной технике и предназначено для исследования стационарных случайных процессов, представленных неравноотстоящими отсчетами. Целью изо бретения является увеличение быстродействия. Устройство содержит блоки 1, 2 записи, блоки 3, 4 памяти, блоки 5-8 регистров, регистры 9, 1 ы читатели 11-13, квадраторы 14, блок 16 управления. Повышение быстродействия достигается тем, что квадратор содержит регистр, блок перемножителей, первый блок одноразрядных сумматоров, соединенных по древовидной схеме для суммирования промежуточных произведений разрядов результата, второй блок одноразрядных сумматоров, соединенных по древовидной схеме для суммирования поразрядных переносов, многоразрядный сумматор со сквозным переносом для формирования результата, образующие блок сумматоров. Оценка производной структурной функции основана на аппроксимации исследуемого процесса полиномами нулевого порядка. 1. з.п. ф-лы. 3 ил.(3) Изобретение относится к вычислительной технике и предназначено для исследования стационарных случайных процессов, представленных неравноот 5 стоящими отсчетами.Целью изобретения является повышение быстродействия.На фиг, 1 представлена структурная схема устройства, на фиг, 2 - 10 структурная схема блока управления; на фиг. 3 - структурная схема квадратора.Устройство (Фиг. 1) содержит входы 1 и 2, два блока 3 и 4 памяти, че тыре блока 5 - 8 регистров, два регистра 9 и 10, три вычитателя 11-13, два квадратора 14 и 15, блок 16 управления и интегратор 17.Блок управления (фиг. 2) содержит 20 ечетчики, 18 и 19, реверсивный счетчик 20, ключи 21, 22 и 23, элементы 24 и 25 сравнения, триггер 26, сумматор 27, регистр 28, генератор 29 импульсов, формирователь 30 импульсов. 25Квадратор (фиг. 3) содержит входной регистр 31, блок 32 перемножителей и блок 33 сумматоров. Пусть исследуемый процесс на интервале Т представлен неравноотстоящими отсчетами х соответствующими отсчетам времениНа каждом адаптивном интервале дискретизации исследуемый процесс аппроксимируется поли 35 номами нулевого порядка.Структурная Функция второго порядка:тС(С)=тх(е)-хамс)с, (1)о 40 где Т= Т - т .Первая производная структурной функции: Предполояснв, что за сколько угодно малое время д подынтегральная функция не изменяет своего значения,можно получить:И хС =1 пп 1 - с (х,д -х д++ "с (4)1Полученное выражение (3) являетсяоценкой производной структурной функции при аппроксимации исследуемогопроцесса полиномами нулевого порядка.Причем для определения этой производной не требуется знание отсчетов са- .мой структурой функции. Оно находится непосредственно по отсчетам самого исследуемого процесса, который вчастном случае может быть дискретизирован равномерно.Устройство реализует алгоритм,соответствующий (3), и работает следующим образом.ФДо начала работы устройства в регистр 28 заносится код, соответствующий количеству определяемых ординат производной структурной функции,т,е. максимальному интервалу корреляции, После этого срабатывает элемент25 сравнения и разрешающим сигналомоткрывается ключ 23, в результате чего импульсы с генератора 29 импульсовначинают проходить на входы ключей 21и 22, Причем ключ 22 закрыт запрещающим сигналом триггера 26, а ключ 21открыт разрешающим сигналом с выходатого же триггера 26, поскольку последний находится перед началом работы в нулевом состоянии,Первый импульс с генератора 26импульсов увеличивает содержимоесчетчиков 18 на 1 и перебрасываеттриггер 26 в единичное состояние, запирая ключ 21 и открывая ключ 22,Адрес с выхода счетчика 18 поступает на входы первого и третьего блоков 5 и 7, которые выбирают из блоков 3 и 4 памяти соответственно первый отсчет х, процесса и первую метку времени . Причем отсчет процесса поступает на вход регистра 9, а метка времени поступает на вход сумматора 27 и после суммирования с содержимым счетчика 19 поступает на вход элемента 24 сравнения. Второй импульс с генератора 29 импульсов через открытые ключи 23 и 22 увеличивает содержимое счетчика 20 на 1. С этого момента начинается поиск точки К удовлетворяющий условию (4). Этот15 35 45 3 1355 поиск осуществляется следующим об- разом.Содержимое реверсивного счетчика 20 поступает на входы второго и четвертого блоков 6 и 8, которые выбирают из блоков 3 и 4 памяти соответственно очередной отсчет процесса и соответствующую ему метку времени и Г)передают их соответственно на входырегистра 10 и блока 16 управления.Так происходит до тех пор, пока ненарушится условие (4). При этом срабатывает элемент 24 сравнения, который вырабатывает разрешающий сигнална своем выходе. Этот сигнал по своему переднему фронту поступает навход обратного счета в реверсивныйсчетчик 20 и уменьшает его содержимое на 1, Новое уменьшение содержимого этого счетчика 20 вызывает выбор 20 предыдущего отсчета процесса и его метки из блоков 3 и 4 памяти. При этом снова начинает выполняться условие (7), т,е, элемент 24 сравнения закрывается и задний фронт разрешающего сигнала с выхода элемента 24сравнения поступает на вход формирователя 30 импульсов, который формирует короткий сигнал через определенное время задержки, достаточное для срабатывания вычитателей 11-13 иквадраторов 14 и 15. Короткий сигнал с выхода формирователя 30 импульсовпоступает на входы разрешения интегратора 17. и регистров 9 и 10. Дляпервого отсчета процесса на информационном входе интегратора 17 находится нуль, Поэтому по первому сигналуФв нем информация не накапливается, а в регистры 9 и 10 заносятся значенияотсчетов х, и х,. Этот же сигналс выхода формирователя 30 импульсовустанавливает триггер 26 в нулевоесостояние, открывая ключ 21 и закрывая ключ 22, подготавливая таким образом поиск точки 1. . Этот поиск осуществляется аналогично поиску дляусловия (4). После нахождения этойточки на выходе интегратора 17 образуется частичная разность 50(х -х,)-(х -х, )2 .Процесс накопления происходит до тех пор, пока не переполнится реверсивный счетчик 20. Это соответствует перебору всех отсчетов реализации исследуемого процесса, При этом на выходе интегратора 17 находится значение производной структурной функции. 9784По сигналу переполнения реверсивного счетчика 20 с его выхода переполнения обнуляется счетчик 18, увеличивается содержимое счетчика 19 на 1 (т.е. подготавливаются условия для изменения производной структурной функции в следуюцей ординате) и обнуляются регистры 9 и 10 и интегратор 17. Процесс вычислений повторяется до тех пор, пока не переберутся все ординаты производной структурной функции на максимальном интервале корреляции, Как трлько содержимое счетчика 19 станет больше содержимого регистра 28, срабатывает второй элемент 25 сравнения, запрещая прохождение импульсов с генератора 29 импульсов. Устройство заканчивает свою работу,Целью применения квадраторов комбинированного типа является увеличение быстродействия квадраторов и, следовательно, устройства. Это достигается тем, что в квадратор введены два блока одноразрядных сумматоров, образующих блок сумматора, Первый блок одноразрядных сумматоров предназначен для суммирования поразрядных промежуточных произведений, а второй блок одноразрядных сумматоров предназначен для суммирования переносов, образующихся в разрядах от суммирования поразрядных промежуточных произведений, Такое разделение позволяет распараллелить процесс суммирования промежуточных произведений, что позволяет уменьшить время получения результата возведения в квадрат. Кроме того, в указанных блоках одноразрядные сумматоры соединены по древовидной схеме, Причем, каждый сумматор объединяет три ветви в одну, формируя поразрядную сумму, а также перенос в следующий разряд. Таким образом, достигается минимальная задержка как в формировании поразрядных сумм, так и в формировании переносов из разряда в разряд. Формула изобретения 1. Устройство для определения производной структурной функции, содержащее первый блок памяти, с первого по третий блоки регистров, интегратор, выход которого является выходом устройства, информационный вход первого блока памяти является первым входом устройства, первый и второй выходы первого блока памяти4 13559 соединены с первыми информационными входами соответственно первого и вторбго блоков регистров, первые выходы которых соединены с соответствующими адресными входами первого блока памя ти, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены второй блок памяти, четвертый блок регистров, два регистра, три вычитателя, два квадратора и блок управления, блок управления содержит первый и второй счетчики, реверсивный счетчик, три ключа, два элемента сравнения, триг. гер, сумматор, регистр, генератор 15 импульсов, формирователь импульсов, в блоке управления выход первого кпюча соединен со счетным входом первого счетчика и входом установки в "1" триггера, вход установки в "0", прямой и инверсный выходы которого соединены соответственно с выходом формирователя импульсов, управляющими входами второго и первого ключей, выход регистра соединен с первым входом первого элемента сравнения, второй вход и выход "Больше" каждого соединены соответственно с выходом второго счетчика и управляющим входом третьего ключа, информационный ЗО вход которого соединен с выходом генератора импульсов, а выход соединен с информационными входами первого и второго ключей, выход которого соединен с суммирующим входом реверсивного счетчика, вычитающий вход которого соединен с выходом второго элемента сравнения и входом формирователя импульсов, выход переполнения реверсивного счетчика соединен с вхо-,о дами установки в 0" первого и второго счетчиков, первый вход и выходсумматора соединены соответственно свыходом второго счетчика и первымвходом второго элемента сравнения,информационный вход второго блокапамяти является вторым входом устройства, первый и второй выходы второго блока памяти соединены с первыями информационными. входами соответст 786венно третьего и четвертого блоковрегистров, первые выходы третьего ичетвертого блоков регистров соединены соответственно с первыми и вторыми адресными входами второго блокапамяти, вторые выходы с первого почетвертый блоков регистров соединены соответственно с информационнымвходом первого регистра, с информационным входом второго регистра ивходом вычитаемого первого вычитателя, вторым входом сумматора блокауправления, вторым входом второгоэлемента сравнения блока управления,выход первого регистра соединен свходом уменьшаемого первого вычитателя и входом вычитаемого второговычитателя, вход уменьшаемого которого соединен с выходом второго регистра, выходы первого и второго вычитзтелей соединены соответственно свходами одноименных квадраторов, выходы первого и второго квацраторов.соединены соответственно с входамиуменьшаемого и вычитаемого третьеговычитателя, выход которого соединенс информационным входом интегратора,вход разрешения записи которого соединен с входами разрешения записипервого и второго регистров и выходом формирователя импульсов блокауправления, входы установки в "0"чпервого и второго регистров и интеграторы соединены с выходом переполнения реверсивного счетчика, вторыевходы первого и третьего блоков регистров соединены с выходом первогосчетчика блока управления,2, Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что кйадратор содержит входной регистр, блок пере 4множителей и блок сумматоров, разрядные входы входного регистра являются входом квадратора, разрядные выходы входного регистра соединены с соответствующими входами блока перемножителей выходы которого соединены с входами блока сумматоров, выходы которого являются выходом квадратора.аказ 5 роизводственно-полиграфическое предприятие, г, Ужгород, ул. Проектн 94/42 Тираж 67 ВНИИПИ Государственног по делам изобретений 113035, Г 1 осква, Ж, Ра