Устройство для умножения комплексных чисел

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 594 00 49 0 ИЕ ИЭОБРЕТЕНИ фро жет Цельобо ре- жите- мноор,еди ления табл,ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ( 21 ) 3934419/24-24(56) Введение в кибернетическую технику. Обработка Физической информации./Под общей ред. Б.Н.Малиновского, Киев: Наукова думка, 1979, с, 14144, рис. 46,Авторское свидетельство СССРВ 1103222, кл, С 06 Р 7/49, 1981,(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ КПЛЕКСН 1 Х ЧИСЕЛ(57) Изобретение относится к цивой вычислительной технике и мобыть использовано для построеницифровых вычислительных машин,изобретения является сокращениерудования. Устройство содержитгистры множимого, регистры мноля, четыре группы элементов И,говходовой одноразрядный сумматблок вычитания кодов количестваниц, сумматоры, регистры накопрегистры произведения. 1 ил, 11283751 Ве 1 ш Множимое 0101 0110 Множитель 0111 1010 ИбИ 7 И 8 Ре м-ля 1 т мно-ля 0001 0000 0000 0000 0001 0000 См 10 1 Бл 9 00000 00001 Рг 5 Рг 14 Рг 1610000000 00000 00000000 Рг 13 00000 0001 11 0001 0000 0001 0010 0011 000 О 0000 00000000 111 0101 0010 0000 0110 0111 00 О 00010 00001 10000000 0000 00000 1100000 Изобретение относится к цифровойвычислительной технике и может бытьиспользовано для построения цифровыхвычислительных машин.Целью изобретения является сокращение оборудования.На чертеже представлена схема устройства для умножения комплексныхчисел,Устройство содержит регистры 1 и 1 О2 множимого, регистры 3 и 4 множителя, группы элементов И 5-8, блок 9вычитания кодов количества единиц,многовходовой одноразрядный сумматор10, сумматоры 11 и 12, регистры 13и 4 накопления, регистры 15 и 16произведения, входы 17 и 18 множимого ( действительной и мнимой частей)",входы 19 и 20 множителя (действительной и мнимой частей), тактовый 20вход 21,Устройство работает следующим образом,В исходном состоянии в регистры 3, 4, 13-16 записаны нули в регистры 1 и 2 записано множимое. По входам 19 и 20 поступают последователь 00000 1000000 00001 но разряды множителя, по входу 21 разряды множителя записываются в регистры 3 и 4 множителя, записывается сумма с сумматоров 11 и 12 в регистры 13 и 14 и производится сдвиг в регистрах 15 и 16. После записи очередного разряда множителя на выходах групп элементов И 5-8 образуются унитарные коды, которые преобразуются в двоичные коды в виде разности на выходе блока 9 и в виде суммы на выходе многовходового одноразрядного сумматора 1 О. На сумматорах 1 и 12 суммируются коды с блока 9 и сумматора 10 и регистров 13 и 14 соответственно. Результат со сдвигом записывается в регистры 13 и 14, а младший разряд суммы записывается в регистры 15 и 16, при этом в регистры множителя 3 и 4 записывается очередной разряд, После приема. всех разрядов множителя по входам 19 и 20 поступают нули в течение (п) тактов, где и - разрядность числа, Произведение получено в регистрах 15 и 16. Пример приведен ниже.Блок 9 и сумматор 10 могут быть построены на ПРУ283751010 01 0 1110 1 Ч ООО 0100 0101 0000000000 0111000 00100 00010 11000000 Ч О 000010, 0000 0100 1100 010 0000000000 0011000 00001 00001 11 100000 71 0000 0100 1000 0100 0000 0100 1111 00001 00001 0111000 1001110 11111 ОООО 711 0000 0000 0000 0000 1000 00000 00000 11111 1100111 00000 1011100 7111 0000 0000 ОООО 0000 0000 0000 00000 00000 1111 11100111 00000 0101100 Формула изобретения Устройство для умножения комплексных чисел, содержащее два регистра множимого, два регистра множителя, два сумматора и два регистра произведения, входы разрядов регистров множимого соединены с входами множимого устройства, о т л и ч а ющ е е с я тем что, с целью сокращения оборудования, в устройство введены четыре группы элементов И, два регистра накопления, многовходовой одноразрядный сумматор и блок вычитания кодов количества единиц, причем выходы разрядов первого и второго регистров множимого соединены с первыми входами элементов И соответственно первой и второй групп, вторые входы которых соединены с выходами разрядов соответственно первого и второго регистров множителя, первые входы элементов И третьей и четвертой групп соединены с выхода- ми разрядов соответственно первого и второго разрядов множимого устройства, а вторые входы соединены с выходами разрядов соответственно второго и первого регистров множителя устройства, выходы элементов И первой и второй групп соединены с входами блока вычитания кодов количества единиц, выходы которого соединеныс первой группой входов первого сумматора, выходы элементов И третьейи четвертой групп соединены с входами многовходового одноразрядного сумматора, выходы которого соединены,35 с первой группой входов второго сум 1 матора, выходы разрядов первого ивторого сумматоров соединены сосдвигом на один разряд вправо с входами разрядов соответственно перво 40 го и второго регистров накопления,выходы младших разрядов первого ивторого сумматоров соединены с входами старших разрядов соответственно первого и второго регистров про-45 изведения, выходы первого и второго регистров накопления, соединены свторыми группами входов соответственно первого и второго сумматоров, выход знакового разряда первого сум 50 матора соединен с входом знаковогоразряда первого регистра накопления,тактовый вход устройства подключенк входам управления сдвигом регистров множителя и произведения и вхо 55 дами записи регистров накопления,входы первых разрядов регистров множителя соединены с входами множителя устройства,. Сли Ред Зака Производственно-полиграФическое предприятие, г, Ужгород, ул. Проектн/47 Тираж 670 ВНИИПИ Государственного по делам изобретений и 113035, Москва, Ж, Раущск