Устройство микропрограммного управления

% (И Р 9/22 ОПИСАНИЕ ИЭОБРЕТ НИЯ Т АВТОРСН ИДЕ я к областиможет быть ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Авторское свидетельство СССРУ 1005050, кл. О 06 Р 9/22, 1981,Авторское свидетельство СССРУ 1005051, кл. О 06 Р 9/22, 1981.Блок микропрограммного управленияЩК 1.700,026: Техническое описание.(57) Устройство относитсвычислительной техники и применено в центральных процессорахв качестве управляющего блока или вдругих устройствах, управляемыхмикропрограммно. Цель изобретения -сокращение объема используемого оборудования. Устройство содержит регистр адреса, блок памяти микрокоманд, коммутатор, блок коммутации,регистр микрокоманд, четыре дешифратора, три элемента И, элемент НЕ,два элемента ИЛИ, два триггера, двегруппы элементов И, Введение дешифратора, блока коммутации, трех элементов И и элемента НЕ обеспечиваетдостижение цели. 2 ил,Изобретение относится к вычислительной технике и может быть применено в центральных процессорах в качестве управляющего блока или в других устройствах, управляемых микропрограммно.Цель изобретения - сокращение объема используемого оборудования путемобеспечения одновременного считыванияиз управляюшей памяти микрокомандветвлений и условий для их выбора,На фиг,1 приведена структурнаясхема устройства микропрограммногоуправления; на фиг.2 - временнаядиаграмма работы устройства,Устройство микропрограммного управления содержит регистр 1 адреса,блок 2 памяти микрокоманд, коммутатор 3, блок 4 коммутации, регистр5 микрокоманд, первый б, второйтретий 8 и четвертый 9 дешифраторы,первый 1 О, второй 11 и третий 12элементы И, элемент НЕ 13, первый 14и второй 15 элементы ИЛИ, первый би второй 17 триггеры, первую 18-48и вторую 49-79 группы элементов И,Устройство подключается к внешнимцепям с помощью входов 80 "Чтение",первого 81, второго 82 и третьего 83входов синхронизации, первой группы84 входов условия и второй группы85 входов условия,В качестве примера конкретногоисполнения рассмотрим устройство микропрограммного управления, ориентированное на формат микрокоманд ЗВМмодели ЕС,В новом формате микрокоманды вме-сто десяти битов полей логическихусловий ПХ-А и ПХ-В оставлены только11-й, 12-й и 3-й биты микрокоманды,Биты 1 и 2 микрокоманды используются соответственно при безусловномпереходе в качестве двух последнихбитов 11 и 12 адреса или в качествев кода управления общими полями логических условий в зависимости отбита 13 текущей микрокоманды,Недостающие поля логических условий ПХ-А и ПХ-В текущей микрокоманды и бит идентификации микрокомандыветвления считываются с информационных выходов 260-264, 265-269 и 270блока 2 отдельным общим полем вместес четырьмя микрокомандами, которыеадресует эта текущая микрокоманда. В каждом машинном такте биты 2-8регистра микрокоманд 5, в котором 5 10 15 20 25 30 35 40 находится текущая микрокоманда, поступают в регистрадреса, По значению этого регистра происходит считывание четырех микрокоманд, полей логических условий и бита идентификации из блока 2, Выбор одной из четырех микрокоманд осуществляется по значению первого 16 и второго 7 триггеров, вкоторых хранятся соответственно биты 11 и 12 адреса микрокоманды. Этитриггеры устанавливаются в соответствии с проверкой условий, которыезадаются кодами полей логическихусловий и битами 11, 12 и 13 текущеймикрокоманды,Возможны три варианта расшифровкиэтих полей в зависимости от значениябита идентификации и бита 13 текущеймикрокоманды,1. Безусловный переход. Бит 13текущей микрокоманды, равный нулю,поступает на вход разрешения работыблока 4 коммутацииНа выходе блока4 коммутации в этом случае независимо от сигналов на других его управляющих входах присутствуют нулевыезначения, Необходимая микрокомандавыбирается по значению битов 11 и12 текущей микрокоманды, которыесоответственно поступают, на тридцатьвторые входы первого 14 и второго 15элементов ИЛИ, так как на вторыхвходах второго 11 и третьего 12 элементов И находится значение "1"(бит 13 равен нулю), Далее значенияэтих битов присваивается соответственно первому 16 и второму 17 триггерам, которые хранят соответственно11-й и 12-й биты адреса микрокоманды.2, Условный переход с ветвлением по четырем направлениям, В текущей:микрокоманде биты 11 и 12 равны ф бит 13 равен 1, Бит идентификации на 270-м информационном выходе блока 2 равен единице и поступает на вход сквозной передачи блока 4 коммутации. Независимо от сигналов на его четырех входах режима, выходы информационных битов 260-264 и 265- 269 блока 2 поступают через блок коммутации 4 соответственно на входы первого .6 и второго 7 дешифраторов, Далее происходит выборка соответствующих двух машинных условий, поступающих по группам входов 84 и 85 условия 1 и условия 2, их анализ и соответствующая установка битов 1 и 12 адреса.128373, Условный переход с ветвлениемна два направления. Бит 13 текущеймикрокоманды равен единице, бит идентификации на 270-м информационномвыходе блока 2 равен нулю, Биты 11 5и 12 текущей микрокоманды адресуютпару микрокоманд ветвлений.и управляют коммутацией выходами информационных битов 260-264 и 265-269 блока2 на входы первого 6 и второго 7дешифраторов,Рассмотрим четыре возможных варианта адресации необходимой микроко,манды в зависимости от значения кодабитов 11 и 12 в текущей микрокоманде.При коде "0011 с первого выходачетвертого дешифратора 9 поступаетединичный сигнал на вход первого режима блока коммутаций 4, который соединяет выходы битов 265-269 блокапамяти 2 (поле ПХ-В) с входом второгодешифратора 7. На вход первого дешифратора 6 поступают нули, т,е, возможные значения битов 11 и 12 адресовветвлений двух микрокоманд могут быть25"00" или "01" в завивисимости, от выполнения условий, которые поступаютна второй дешифратор 7.При коде "10" с третьего выходачетвертого дешифратора 9 поступаетединичный сигнал на вход третьегорежима блока коммутации 4, которыйсоединяет выходы битов 260-264 блока2 (поле ПХ-А) с входом второго дешифратора 7, на вход первого дешифрато- З 5ра 6 поступают нули, а бит 11 регистра адреса принимает значениебита 11 текущей микрокоманды, в данном случае единицу, таким образомвозможные значения битов 11 и 12 40адреса могут быть "1 О" или "11",При коде "01" с второго выходачетвертого дешифратора 9 поступаетсигнал на вход второго режима блокакоммутации 4, который соединяет выходы битов 260-264 блока 2 (поле ПХА) с входом первого дешифратора 6.На вход второго дешифратора 7 поступают нули, а бит 12 адреса принимаетзначение бита 12 текущей микрокоманды, в данном случае единице, т.е,возможные значения битов 11 и 2 адреса могут быть "01" или "11",При коде 11 с четвертого выхода 55 четвертого дешифратора 9 поступает сигнал на вход четвертого режима блока 4 коммутации, который соединяет выходы битов 265-269 блока 2 61 4(поле ПХ-В) с входом первого дешифратора 6, На вход второго дешифратора 7 поступают нули, Единичное значение битов 1 и 12 текущей микрокоманды не заносится в биты 1 и 12 адреса, так как на вторые входы второго 11 и третьего 12 элементов И поступает сигнал запрета с выхода элемента НЕ 13 (бит 13 равен единице и на четвертом выходе четвертого дешифратора значение единице). Таким образом, возможные значения битов 11 и 12 адреса могут быть "00" или "1 О" . Формула изобретенияУстройство микропрограммного управления, содержащее регистр адреса, блок памяти микрокоманд, коммутатор, регистр микрокоманд, с первого по третий дешифраторы, первый и второй элементы ИЛИ, первую и вторую группы элементов И, первый и второй триггеры, информационные входы которых соединены с выходами первого и второго элементов ИЛИ соответственно, выходы первого и второго триггеров соединены с входами третьего дешифратора, выход которого соединен с управляющим входом коммутатора, выход которого соединен с информационным входом регистра микрокоманд, выход поля адреса которого соединен с информационным входом регистра адреса, выход которого соединен с адресным входом блока памяти микрокоманд, выходы полей первого, второго, третьего и четвертого типов микрокоманд которого соединены соответственно с первого по четвертый информационными входами коммутатора, выходы первого и второго дешифраторов соединены соответственно с первыми входами для элементов И первой и второй групп, вторые входы которых соединены соответственно с входами первой и второй групп логических условий устройства, выходы элементов И первой и второй групп соединены поразрядно с первыми входами первого и второго элементов ИЛИ соответственно, первый, второй и третий синхровходы устройства соединены с синхровходами регистра микрокоманд, регистра адреса и триггеров соответственно, о. тл и ч а ю щ е е с я тем, что, с целью сокращения объема оборудования, оно содержит четвертый дешифратор, блок коммутации, первый, второй и третий элементы И, элемент НЕ,выход которого соединен с первымивходами второго и третьего элементов:И, выходы которых соединены со вторыми входами первого и второго элементов ИЛИ соответственно, выходыпервого и второго полей логическихусловий блока памяти микрокомандсоединены с первым и вторым информационными входами блока коммутации,первый и второй выходы которого со- Юединены соответственно с входамипервого и второго дешифраторов, выходполя идентификации микрокоманды ветвления блока памяти микрокомандсоединен с первым управляющим входом 15блока коммутации, выход признакамикрокоманды ветвления регистра микрокоманд соединен с первым входом первого элемента И и входом разрешения работы блока коммутаций, первыйи второй выходы признака режима проверки логических условий регистрамикрокоманд соединены с вторыми входами второго и третьего элементов Исоответственно, а также с входамичетвертого дешифратора, управляющиевыходы с первого по третий которогосоединены с входами первого, второгои третьего признаков режимов работыблока коммутации, четвертый управляющий выход четвертого дешифратора соединен с входом четвертого режимаблока коммутации и вторым входомпервого элемента И, выход которого соединен с входом элемента1283761 Составитель А.АфанасьевТехред Л.Сердюкова КорректорВ. Бутя актор Л. "Пчелинская 4214 д.4/ 113035 роизводственно-полиграфическое предприятие, г.ужгород, у ктна Тираж 670 НИИПИ Государственного к по делам изобретений и Москва, Ж, Раушск