Вычислительное устройство

СОВХОЗ СОБЕТС+СОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 06 Г 7/ БРЕТЕНИЯ ПИСАН ВИДЕТЕЛЬСТВ У ВТОРСК 595/24-247,851,87, Бюл,елихову Леец, Д,П,Кал(56) Авторское свидетельств РУ 1156060, кл. 0 06 Е 7/02,Авторское свидетельствоВ 941994, кл. 0 06 Р 7/00,(57) Изобретение относится к цифровой вычислительной технике и предназначено для выполнения элементарных операций над расплывчатыми переменными. Цель изобретения - расщирение функциональных возможностей засчет выполнения операций над расплывчатыми переменными в различныхбазисах. Устройство содержит дешифратор, схему сравнения, сумматор,три входа управления мультиплексоо ССС1984СССР1980,ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ рами, вход задания кода выполняемойоперации, четыре мультиплексора,шинный формирователь, блок памяти,вход считывания, входную информационную шину устройства, выходную информационную шину устройства, двегруппы элементов НЕ, двунаправленную информационную шину устройства,адресные шины выбора одного из регистров блока памяти, вход разрешения чтения/записи и вход выбора функции для двунаправленной информационной шины, вход разрешения записидля входной информационной шины.Всеэлементарные операции - инверсия,конъюнкция, дизъюнкция, импликация -выполняются эа один такт. Устройство целесообразно использовать в качестве процессорного элемента в спе"циализированных процессорах, ориентированных на обработку расплывчатой информации, при создании их намикропрограммируемых комплексах БИС,1 ил, 1283746Изобретение относится к цифровойвычислительной технике и предназначено для выполнения элементарных операций - инверсии, конъюнкции, дизьюнкции, импликации - над расплывчатыми переменными в различных базисахи ориентировано на применение в специализированных процессорах для обработки расплывчатойинформации.Целью изобретения является расширение функциональных возможностейустройства путем выполнения операций над расплывчатыми переменнымив различных базисах.На чертеже представлена функциональная схема устройства.Устройство содержит дешифратор 1,схему 2 сравнения, сумматор 3, вход4 управления мультиплексором, вход5 задания кода выполняемой операции, мультиплексоры 6-8, шинный формирователь 9, блок 10 памяти, вход11 считывания, выходную информационную шину 12 устройства, мультиплексор 13, группу элементов НЕ 14,вход 2515 управления мультиплексором, груп.пу элементов НЕ 16, входную информационную шину 17 устройства, вход 18управления мультиплексором, двуна -правленную информационную шину 19, 30адресные шины 20-23 выбора одного изрегистров блока памяти устройства,вход 24 разрешения чтения/записи дляинформационной двунаправленной шины,вход 25 выбора функции для информационной двунаправленной шины, вход26 разрешения записи для входной информационной шины блока памяти,Устройство предназначено для выполнения элементарных операций над Фрасплывчатыми переменными в различных базисах.Распливчатая переменная это переменная, принимающая значение из интервала 0,1 и служащая для оценкиистинности неточных или нечеткихвысказываний. Над такими переменными введены следующие элементарные(1,1-а+Ь), или55если в. йЬ8."ф Ь=О, если аЬ 2 Г 1, если д, 6 Ь я-Ь= ф л 1 Ь, если аЬ Функциональное назначение элементов и блоков, образующих устройство,Дешифратор 1 предназначен дляпреобразования входных сигналов:выход (С) схемы 2 сравнения; выход(Р 1) переноса сумматора 3; вход 4устройства управления мультиплексором 8 (ЦВ), код операции - вход5 задания кода выполняемой операции устройства (РО-Р 2) в выходныесигналы: вход переноса для сумматора 3 (РО); константа (СОНЕТ); управление мультиплексором 6 (АБО,1181). Он реализует логические функции в соответствии с таблицей, Обозначения входных и выходных переменных в таблице соответствуют обозначениям, написанным в скобках после названия сигнала.Схема 2 сравнения предназначенадля сравнения двух 8-разрядных кодов, выдает на выходе С значениеесли значения кода на первомвходе больше, чем на втором, и0 - в противном случае,Сумматор 3 предназначен для сложения 8-разрядных кодов и возможногосигнала переноса в младший разряд(РО, см. табл.) и выдачи суммы ивозможного сигнала переноса в старший разряд (Р 1),8-разрядный мультиплексор 6 служит для коммутации на выходную шину12 устройства и входную информационную шину блока памяти или константы,или значений с выхода сумматора 3,мультиплексора 7 и мультиплексора 8,Восемь разрядов первого информационного входа мультиплексора объединены и соединены с вторим выходом дешифратора 1; т,е., если выбран первыйинформационный вход мультиплексора,то на выходе будет константа, состоящая или из нулей, или из единиц,8-разрядный мультиплексор 7 предназначен дпя коммутации на входы схемы 2 сравнения, сумматора З,мультиплексора 6 прямого или инверсногозначения с выхода мультиплексора 13. 8-разрядный мультиплексор 8 предназначен для коммутации на входы схе мы 2 сравнения, сумматора 3, мультиплексора 6 прямого или инверсного значения с второй выходной информационной шины блока 10 регистров, 1283746Шинный формирователь 9 обеспечивает подключение выходной шины 12устройства на общую магистраль данных,Блок 1 О памяти представляет собойсверхоперативное ЗУ, содержащее четыре 8-разрядных регистра и коммутационные и управляющие схемы, которыепозволяют считывать на выходные инфор,мационные шины данные из любого иэчетырех регистров, в зависимости откодов, поданных на соответствующиеадресные входы - шины 20 и 21 и аналогично записать с входной информационной шины в любой из четырех регистров в зависимости от кода нашине 22, Запись осуществляется посигналу, поданному на вход 26. Дву -направленная информационная шина 19также может быть соединена с входами или выходами любого из четырехрегистров, в зависимости от кода, поданного на шину 23. Режим "Чтениезапись определяется в зависимостиот сигнала, поданного на вход 25, авход 24 используется для открытиябуферных схем двунаправленной информационной шины. Запись или чтение врегистр, выбранный по адресу, поданному на шину 23, осуществляется только в том случае, если на входе 24активный уровень.8-разрядный мультиплексор 13 служит для коммутации на входы мультиплексора 7 и группы инверторов данных или с входной шины 17 устройства, или с первой выходной информационной шины блока 1 О регистров,В предлагаемом устройстве 8-разрядные кодь интерпретируются как8-разрядные числа без знака с точкой, фиксированной перед старшимдвоичным разрядом, при этом дискретность составляет 1/256, единицапредставляется кодом, состоящим извсех единиц.Устройство можно разбить на дваосновных узла - хранение и формирование операндов и выполнение операций.Узел хранения и формирования операндов состоит иэ блока 10 памяти, мультиплексоров 7, 8 и 13 и групп инверторов. Обозначим выход мультиплексора 13 э., вторую выходную инФормационную шину блока 10 памяти Ь. При этом,а может принимать значения, выставленные на входной информационной нине 17 устройства или первой выходной информационной шинеблока памяти, в зависимости от значения управляюшего сигнала 18, Ьпринимает значения, выставленные навторой выходной информационной шине блока памяти. Выходные информационные шинь блока памяти могут бытьскоммутированы с выходами любого изчетырех регистров блока памяти, в Ю зависимости от сигналов на шинах 20и 21, Итак, а может принимать значения, хранящиеся в любом из регистровблока памяти или подаваемье на входную информационную шину 17 устрой ства, которое управляется сигналами, подаваемыми на нину 20 и вход18 устройства, а Ь может приниматьзначения, хранящиеся в любом иэ регистров блока памяти, который управляется сигналами, подаваемыми нашину 21 устройства.Обозначим выход мультиплексорафъ.7 а , выход мультиплексора 8 - ЬВ зависимости от управляющего сигна 25 ла 15 а может равняться или а, илиинверсии э т,е, э аналогично, взависимости от управляющего сигнал 1 Iла 4, Ь может принимать значения Ъили )Ь,30Узел выполнения операций состоитиз схемы 2 сравнения, сумматора 3, мультиплексора 6 и дешифратора 1.Он представляет собой комбинационную схему. Обозначим выход мультиплексора 6 Команды, выполняемые этим узлом,представлены в таблице,В таблице приведены следующиеобозначения:э, - выход мультиплексора 7,первый вход данных узлавыполнения операций;Ь - выход мультиплексора 8,45 второй вход данных узлавыполнения операций;- выход мультиплексора 16,выход данных (результат)узла выполнения операций;50 РоР юР - код команды;с - результат сравнения 1 Весли аЬ; О, еслиа йЬР - вход переноса в младшийразряд для сумматора 3;Р, - выход переноса в старшийразряд сумматора 3;СОБЯТ - константа 0 или 1 - выходдешифратора;ББ 9 11 Р, - управляюшие входы мультиплексора б;ЦВ - управление мультиплексором8 и выбор константы.иф (вклеткетаблицы) - активный уровень соответствующего сигнала;90 - пассивный уровень,9х - значение сигнала безразлично.Устройство предназначено для выполнения элементарных операций надрасплывчатыми переменными за одинтакт, с его помощью можно вьг 9 толнятьи более сложные операции, напримерэквивалентность,1=а-ъЬ=(а.-Ь)Ь(Ь в э,)9 но для этого требуется три такта работы устройства, причем операции -9" имогут быть любыми из указанных. Раслсмотрим случай, когда а - Ь= мин(1,1 -а+Ь) 9 а Ь=ми 9(а 9 Ь).Предположим, что операнды записаны в регистрах с адресами 00 и 01блока 10 памяти, а результат необходимо выдать на выходную шину 12.На адресные входы 20-22 блока. 10памяти подаются коды "00", 01" и910" .соответственно, которые означают, что в первом такте операндыберут из регистров "00" и "01", азаписывают в "10", кроме того навходе 2 б разрешения записи блока памяти установлен активный уровень.На управляющий вход 18 мультиплексора 13 подана "1", обеспечивающаяпередачу на его выход информации спервой выходной информационной шиныблока 10 памяти.На управляющие входы 15 и 4 мультиплексоров 7 и 8 соответственно подаются сигналы "1" и 0"9 что обеспечивает передачу инвертированногопервого операнда и неинвертированно л плго второго, т,е, а =а 9 Ь =Ь,Ва входную шину 5 кода операциидешифратора 1 поступает код "000",соответствующий операции=мии(1,а ++Ь ), Внутренние управляющие сигналы, возникающие при этом, приведеныв двух строках таблиць 9, соответствул.ющих операции Г=мин(19 а +Ь ),Сигналы на входе 11, управляющиевыходными формирователями 9, и навходе 24 блока 10 памяти должныиметь неактивный уровень, а значения сйгналов на входах 19, 23, 25.и 17 безразличны. По окончании переходных.процессов в схемах устройства на выходе мультиплексора результат ипликапии мин (1,1-я.+Ь) где9 " 9а. и Ь соответственно содержимое регистров "00" и "01" блока памяти,и этот результат записан в регистр1 О" блока памяти,На втором та " е значения всехвходных сигналов те же, за исключением сигналов на ацресных входах20-22 блока 10 памяти теперь на нихподаются следуюп;ие сигналы01",9009, 919, что обеспечивает выполнение операции,чин ( 1, 1-а+Ь), нсздесь а и Ь - содержимое регистров"01", "00", а результат записывается в регистр "11",На адресные входы 20 и 2 блока10 памяти подаются коды "О" и "11".Ка управляющий вход 18 мультиплексора 13 подается "1, На управляющиевходы 15 и 4 мультиплексоров 7 и 8подается "0", обеспечивающий выборку неинвертированных операндов, т.е,э. =а, Ь =Ь, На управляющий вход 11выходных шинных формирователей 9 поступает активньй уровень, На входы5 коца операции дешифратора 1 поступает код "101", соответствующий опелрации иин (а , Ь ), таким образом,на выходе мультиплексора б и 9 следовательно, на выходной шине 12 уст фщ лройства будет Иии (а 9 Ь), где а 9 Ьсодержимое регистров "10" иИтак, на. первом такте вь 9 полненаоперация Рг 1 О= иии(191-(Рг 00)-ь+(Рг 01, на втором Рг 1= ми(19 в-9(Рг 01), где (Рг 00) - содержимое . регистра 00,Устройство для выполнения элементарных операций над расплывчатыми множест"ами предназначено для использования в качестве процессорной секции при построении специализированных вычислительных устройств для обработки расплывчатой информации на основе микропрограммируемых комплексов БИС. При этом целесообразно изготовление такого устройства в виде одного корпуса БИС.Формула изобретенияВычислительное устройство, содержащее дешифратор, схему сравнения, блок памяти, о т л и ч а ю ш е е1283746 Выполняемая функция Вход дешифратора Выход дешифратора Р Р Р С Р, 133 РО СОИГГ 0 В ОБейеет О О Х О Х О Х Офмин(1, а +Ь ) О О О Х 1 Х О 1О О О О 1 Х О Х 1 О .О О г = мак( О, а +Р -1 ) О О 1 Х 1 Х 1 Х О 1 1 О О Х Х Х 1 О О 1 О 1 Х Х Х О О О О 1,еслиг=О,если 3 а с Ь л а) дО О с я тем, что, с целью расширенияФункциональных возможностей за счетреализации операций над расплывчатыми переменными в различных базисах,в него введены четыре мультиплексора, две группы элементов НЕ, сумматор и шинный Формирователь, причемдвунаправленная информационная шинаустройства соединена с двунаправленной информационной шиной блока памяти, первая информационная выходнаяшина которого соединена с первым информационным входом первого мультиплексора, второй информационный входкоторого соединен с входной информационной шиной устройства, первыйвход управления мультиплексором которого соединен с управляющим входом первого мультиплексора, выходкоторого соединен с первым информационным входом второго мультиплексора и входами элементов НЕ первойгруппы, выходы которых соединены свторым информационным входом второгомультиплексора, управляющий вход которого соединен с вторым входом управления мультиплексором устройства,третий вход управления мультиплексором которого соединен с первымвходом дешифратора и управляющим входом третьего мультиплексора, первыйинформационный вход которого соединен с вторОй информационной выходнойшиной блока памяти и входами элементов НЕ второй группы, выходы которых соединены с вторым информационным входом третьего мультиплексора,выход которого соединен с первымивходами сумматора, схемы сравненияи первым информационным входом четвертого мультиплексора, второй информационный вход которого соединенс выходом второго мультиплексора ивторыми входами сумматора и схемысравнения, выход которой соединен свторым входом дешифратора, третийвход которого соединен с выходом переноса сумматора, выход суммы которого соединен с третьим информацион"ным входом четвертого мультиплексора,10 выход которого соединен с информационным входом шинного формирователя и с входной информационной шинойблока памяти, первый, второй, третийи четвертый входы которого соедине 15 ны с адресными шинами выбора одногоиз регистров блока памяти устройства, вход задания кода выполненнойоперации которого соединен с четвертым, пятым и шестым входами дешифратора, первый выход которого соединенс входом переноса сумматора, второйвыход дешифратора соединен с четвертым информационным входом четвертого мультиплексора, первый и второй25 управляющие входы которого соединены с третьим и четвертым выходамидешифратора, первый управляющий входблока памяти соединен с входом разрешения чтения/записи для информационной двунаправленной шины блока памяти, второй управляющий вход блокапамяти соединен с входом выборафункции для информационной двунаправленной шины блока памяти, третий управляющии вход блока памяти соединен свходом разрешения записи для входнойинформационной шины блока памяти,вход считывания соединен с управляющим входом шинного формирователя,выход которого является выходом устройства,О О Х х О Х О О О 1 Х Х 1 ВЗ Сос Тчнит Техред П Корректор Л тай ЕОВЯ Э.Слиг Цодписного комитета СССРЙ и О тк рытий ВНИИА 1303 нская наб д едц) ия т Е. город,1,егли я с Ьс г, еспи %Ь 1г =-мос(р.,ь ) Зак"з 7 АА 2/47 Вход деисп 11 ряторч Тираж б 70 1 Гос дарстВен" Делам изобрегРК 1 ЙСКБЯ р Ж - 9 Вссхол лю 1 лиФр 1 торд