Управляемый вероятностный двоичный элемент

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК А 1 ЯО 504606 Р СУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ЗОБРЕТЕНДЕТЕЛЬСТВУ ПИС ВТОРСНОМУ В 2ударственный униУльянова-Ленинаф, И. Салимов етельство СССРР 7/58, 1972.харов В, М.оры случайных78, с. 84.(57) Изобретение относится к областивычислительной техники и предназначено для получения случайных двоичныхсигналов с заданной вероятностью.Цель изобретения состоит в расшире(21) 3875706/24-24(56) Авторское свид9 399849, кл. С 06Бухараев Р, Г., ЗаУправляемые генераткодов. - Казань, 19 нин функциональных возможностей засчет обеспечения преобразования управляющего цифрового кода в вероятность выходного сигнала. Устройствосодержит вероятностный преобразователь 1, соединенный с ним первыминформационным входом автомат с тремя состояниями, включающий в себярегистр адреса 2, блок памяти 3 дляхранения функции переходов автомата,дешифратор 4, элементы И 7, ИЛИ 9 итриггер 8, блок управления, состоящий из распределителя 6 импульсов,элемента И 5, счетчика 1 О. Второйавтомат является управляющим. Получение сигнала на выходе 13 устройства основано на преобразовании автоматом за и тактов информации, поступающей в каждый такт одновременнопо обоим входам регистра адреса.1 ил.1283757 51 О ВНИИПИ Заказ 7442/47 Тираж 670 Подписное Произв.-полигр, пр-тие, г. Ужгород, ул, Проектная, 4 Изобретение относится к вычислительной технике и может быть использовано для генерации случайной последовательности двоичных символов с заданной вероятностью появления при решении задач методом статистического моделирования и для построения вероятностных вычислительных устройств.Цель изобретения - расширение класса решаемых задач за счет преобразования управляющего кода в вероятность выходного сигнала.Управляемый вероятностный двоичный элемент содержит первичный источник 1 случайных чисел, регистр 2 адреса, блок 3 памяти, дешифратор 4, элемент И 5 элемент 6 задержки, элемент И 7, триггер 8, элемент ИЛИ 9, счетчик 10, вход 11 задания вероятностей выходного сигнала, тактовый вход 12 и выход 13Устройство работает следующим образом.Получение единичного сигнала на выходе устройства с заданной вероятностью производится за К тактов. В тактированный момент времени по входу 11 поступает значение кода, а по входу 12 - синхроимпульс, Запускается источник 1 случайных чисел и через интервал времени, определяемый временем элемента 6 задержки, выдается импульс считывания через открытый элемент И 7 в блок 3 памяти. Этот же импульс считывания одновременно поступает в счетчик 10. Из блока памяти код состояния Б поступает на выход дешифратора 4, при этом состоянию Бсоответствует нулевой потенциал на обоих выходах дешифратора, состоянию Б - единичный потенциал на выходе дешифратора 4, соединенного с элементом 9 ИЛИ, состоянию Бд - единичный потенциал на выходе дешифратора 4, соединенного с элементами 5 и 9, Состояния Б и Б переводят триггер 8 в нулевое состояние, закрывая элемент 7, прн этом дальнейший процесс перехода автомата из одного состояния в другое прекращается, что соответствует состоянию поглощения. Через К тактов счетчик 10 выдает импульс переполнения, который открывает элемент И 5 и переводит триггер 8 в начальго 25 30 35 40 45 50 55 ное единичное состояние, С открытого элемента И 5 на выход 13 поступает единичный сигнал, сли автомат находится в состоянии Бэ, в противном случае (т,е. в состояния Б и Б ) - нулевой сигнал.гТаким образом, предлагаемое устройство обеспечивает преобразование значений управляющего цифрового кода, представленного н о-нчной системе (и2), в соответствующие значения вероятностей выходного единичного (или нулевого) сигнала. Формула изобретения Управляемый вероятностный двоичный элемент, содержащий первый элемент И, элемент ИЛИ, выход которого соединен с единичным входом триггера, единичный выход которого соединен с первым входом второго элемента И, первичный источник случайных чисел, отличающийся тем, что, с целью расширения класса решаемых задач путем преобразования управляющего кода в вероятность выходного сигнала, он содержит элемент задержки, регистр адреса, блок памяти, дешифратор и счетчик, выход переполнения которого соединен с нулевым входом триггера и первым входом первого элемента И, выход которого является выходом управляемого вероятностного двоичного элемента, тактовый вход которого объединен с входом элемента задержки и входом "Опрос" первичного источника случайных чисел, выход которого соединен с первым информационным входом регистра адреса, второй информационный вход которого является входом задания вероятностей выходного сигнала управляемого вероятностного двоичного элемента, выход регистра адреса соединен с адресным входом блока памяти, выход которого соединен с входом дешифратора, первый выход которого соединен с первым входом элемента ИЛИ, второй вход которого объединен с вторым входом первого элемента И и подключен ко второму выходу дешифратора, выход элемента задержки соединен со счетным входом счетчика и вторым входом второго элемента И, выход которого соединен со считывающим входом блока памяти.