Накапливающий сумматор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 159 6 06 Р 7 5 ОПИСАНИЕ ИЗОБРЕТЕНИ элеке 330,1ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Московский ордена ТрудоваГКрасного Знамени инженерно-физичкий институт(56) 1. Букреев И.Н. и др. Микртронные схемы цифровых устройстМ., Советское радио,1975,с.рис. 8,9.2. Букреев И.Н. и др. Микроэтронные схемы цифровых устройстМ.,Советсткое радиоф, 1975,срис8,8 (прототип),(54)(57) НАКАПЛИВАОЦИй СУММАТОР, содержащий в каждом разряде счетныйтриггер и элемент .задержки, причемпрямой выход счетного триггера соединен с выходом суммы данного разрядасумматора, выход элемента, задержкиподключен к выходу переноса данногоразряда сумматора, нулевой вход счетного триггера соединен с шиной сбросасумматора, о т л и ч а ю щ и й с ятем, что," с целью упрощения сумматора, в каждый его разряд введен эле"мент сложения по модулю два,входыкоторого соединены соответственнос входом операнда и входом переносаданного разряда сумматора, а выходподключен к счетному входу счетного стриггера, инверсный выход которогосоединен с входом элемента задержки,1087988 10 Составитель .Ь.КмоевРедактор.Г.Волкова Техредв,далекорей Корректор С.Шекмар Заказ 2 б 73/45 Тираж 699 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, 3-35, Раушская наб., д.45филиал ППП Патент,г. Ужгород, ул. Проектная,4 Изобретение относится к вычислительной технике и может быть использовано при разработке цифровых микро.электронных устройств.Известен накапливающий сумматорсо сквозным перекосом, содержащий 5в каждом разряде счетный триггер,элемент задержки и элемент ИЛЛ, итакже содержащий узел сквозногопереноса Г 13,Недостатком этого сумматораявлязтся наличие большого количества компонентов, что делает схемусумматора сравнительно сложной.Наиболее близким к предлагаемомуявляется накапливающий сумматор, со- .15держащий в каждом разряде счетнойтриггер, элемент И, элемент ИЛИи элемент задержки, причем прямойвыход счетного триггера являетсявыходом суммы данного разряда сумматора и подключен к первому входуэлемента И, выход которого черезэлемент задержки соединен с выходомпереноса из данного разряда сумматора, второй вход элемента Л соединен со счетным входом счетноготриггера и выходом элемента ИЛИ,входы которого соединены со входомпереноса в данный разряд и входомоперанда устройства, нулевой входсчетного триггера соединен с шиной 30,сброса сумматора 23.Схема такого накапливающего сумматора является наиболее простой,Однако при реализации составляющих, ее элементов на МДП-транзисторах 35схема несколько усложняется .ввидутого, что не существует. достаточнопростой реализации элементов И иИЛИ на ИДП-транзисторах.Целью изобретения является упрощение сумматора.Поставленная цель достигается,тем, что в накапливающем сумматоре,содержащем в каждом разряде счетныйтриггер и элемент задержки, причемпрямой выход счетного триггера соединен с выходом суммы данного разрядасумматора, выход элемента задержкиподключен к выходу переноса данаэго разряда сумматора, нулевой входсчетного триггера соединен с шинойсброса сумматора, в каждый разрядвведен элемент .сложения по модулюдва, входы которого соединены соответственно с входом операнда и входом переноса данного разряда сумматора, а выход подключен к счетномувходу счетного триггера, инверсныйвыход которого соединен с входомэлемента задержки,На чертеже приведена функцнональ"ная схема одного ряда накапливающегосумматора.Сумматор содержит в каждом разряде счетный триггер 1,счетный входкоторого подключен к выходу элемента2 сложения по модулю два,один из1входов 3 которого подключен ковходу соответствующего разрядаоперанда, а другой вход 4 -квыходу переноса из предыдущего разряда сумматора. Прямой выход 5 триггера 1 является выходом суммы данно; го разряда сумматора, инверсныйвыход подключен к входу элемента 6задержки, выход 7 которого являетсявыходом переноса из данного разрядасумматора. Для начальной установкивсех разрядов, сумматора организуется. шина 8 сброса.При поступлении сигнала логическойединицы на вход 3 или иа вход 4 счетный,триггер 1 перебрасывается в но"все состояние либо в состояние логической единицы, при этом 1 поступает на выход 5 суммы данногоразряда, либо в состояние логического нуля, при этом на выход суммы поступает .фОф,. а на выходе элементаб задержки появляется сигнал переноса, который по истечении временизадержки поступает на выход переносав старший разряд сумматора,Меньшее по сравнению с известнымчисло компонентов в схеме предлагаемого сумматора позволяет упроститьсхему сумматора при реализации егона МДП-транзисторах, с помощью которых весьма просто реализуется элемент сложения по модулю два.