Устройство для возведения в степень

Изобретение относится к вычислительной технике и может быть использовано н высокопроизводительныхустройствах обработки цифровойинформации для вычисления функцийу НО 1Известно устройство для вычисления показательных функций у = И,содержащее блок управления, блокуправления, блок суммирования, сумматор, элемент ИЛИ, щвычислительных Кодов, каждый из которых содержит умножитель, элемент И, элементИЛИ и блок суммирования, которыйсодержит регистр, сумматор и коммутатор 13.Наиболее близким к предлагаемомуявляется устройство для возведенияв, ,степень, содержащее коммутатор, Квьиислительных блоков, каждый изкоторых содержит коммутатор, квацратор, умножитель (где К:1 о в, в-показатель степени), причем В каждомвычислительном блоке выход квадратора соединен с первым информационнымвходом коммутатора П,Недостатком известных устройствявляется низкое быстродействие,Цель изобретения - повышениебыстродейстния устройства.Поставленная цель достигаетсятем, что в устройство для возведения в степень, содержащее коммутатор, К вычислительных блоков, каждый из которых содержит коммутатрр,кнадратор, умножитель (где Х:Ьр,щ - показатель степени), причемв каждом вычислительном блоке выходквадратора соединен с первым информационным входом умножителя и с первым информационным входом коммутатора, введены элемент НЕ, а в каждый вычислительный, блок введенырегистр основания степени, регистрпоказателя степени и регистр результата, причем первый информационныйвход коммутатора устройства соединен с информационным входом регистра основания степени и входом основания степени устройства, второйинформационный вход коммутатора фустройства соединен с шиной логической единицы устройства, вход по"казателя степени устройства соединен с входом элемента НЕ, первымуправляющим входом коммутатораустройства н информационным входомрегистра показателя степени первого вычислительного блока, выходэлемента НЕ соединен с вторым управляющим входом коммутатора устройства, тактовые .входы регистра осно" .нания степени, регистра результатаи регистра показателя степени каждого вычислительного блока соединеныс тактовым входом устройства, выходрегистра основания степени 1-говычислительного блока (1=1,К) соеди 55 бО 65 двоичной системе счисления, определяется крайнбя левая единица. При последовательном чтении цифр слева- направо от этой единицы выполняются операции: если очередная цифра нуль, то результат предыдущей. операции возводится в квадрат; если очередная цифра единица, то предыдущий результат возводится в квадрат, а затем умножается на основание степени. нен с вторым информационным нходомумножнтеля, 1-го вычислительногоблока, выход умножителя 1-го-вычислительного блока соединен с первыминформационным входом коммутатора5 1-го вычислительного блока, выходкоммутатора устройства соединен синформационным входом регистра результата первого вычислительногоблока, выход регистра результата10 1-го вычислительного блока соединенс информационным входом кнадратораэтого вычислительного блока, выходрегистра основания степени 1-го вычислительного. блока соединен с информационным входом регистра основания степени (1+1)-го вычислитель. ного блока, выход коммутатора 1-говычислительного блока соединен синформационным входом регистра результата (1+1)-го вычислительногоблока, прямой и инверсный выходыстаршего разряда регистра показателястепени 1-го вычислительного блокасоединены соответственно с первыми вторым управляющими входами коммутатора 1-го вычислительного блока,выходы (К)-х младших разрядоврегистра показателя степени 1-говычислительного блока соединены соответственно с (К)-ми старшимиЗО разрядами регистра показателястепени (1+1)-го вычислительногоблока, выход коммутатора последнеговычислительного блока является выходом устройства,35 На чертеже приведена структурнаясхема предлагаемого устройстваУстройство содержит элемент 1 .НЕ,коммутатор 2, К вычислительных блоков 3, каждый из которых содержитрегистр 4 основания степени, регистр5 результата, регистр б показателястепени, квадратор 7, умножитель 8,коммутатор 9, вход 10 показателястепени устройства, вход 11 основания степени устройства, тактовыйвход 12 устройства, шину 13 логической единицы устройства.Количество вычислительных блоков3 определяется по формуле К:1 о вгт.е, К меньшее целое значение выра 50 жения Оо ю .В устройстве для возведения встепень используется бинарный способсокращения количества умноженийВпоказателе степени, записанном втентф,роектная За начальный результат принимается основание степени.Устройство работает следующим образом.В первом такте в регистр 4 основания степени первого вычислительно)го блока 3 записывается основание степени,в регистр б показателя степени записывается показатель степени без первого разряда и в .регистр 5 результата записывается или осно вание степени (первый разряд показа- теля степени единица) или единица в младшем разряде (первый разряд показателя степени нуль). Передача, необходимой информации в регистр 5 результата осуществляется посредством коммутатора 2, управляемого первым разрядом показателя степени. На квадраторе 7 число, записанное в регистре 5 результата, возводится в квадрат. Результат возведения в квадрат поступает на умножитель 8, где он умножается на основание степени. Результаты с умножителя и квадратора поступают соответствен:но на первые и вторые информационные входы коммутатора 9 и в зависимости от значения второго разряда показателя степени на выход коммутатора 9 поступает результат умножения З 0 (второй разряд показателя степени равен единице) или результат возведения в квадрат (второй разряд показателя степени равен нулю) . Во втором такте производится запись результата вычислений первого. вычислительного блока 3 во второй, запись информации с выходов коммутатора 9 в регистр 5, передача значения основания степени в регистр 4 основания степени,. запись показателя степени без второго разряда в регистр б показателя степени.Одновременно в первый вычислительный блок 3 записываются новые элементы обрабатывающего массива. В каждом вычислительномблоке 3 выполняется одна итерация алгоритма возведения в степень. Операция воз" ведения в степень выполнится при прохождении операндами всех вычислительных блоков 3.Предлагаемое устройство работает по конвейерному принципу. Его быстродействие определяется временем выполнения одной итерации, т,е. тактом конвейера. данное время определяется Формулойр 2+кв + ком+ ум где- время записй информации врегистр;,1 к ( - задержки информациисоответственно квадратором, коммутатороми умножителем.Таким абразом, предлагаемое устройство позволяет повысить быстродействие, а особенно его выгодно использовать при обработКе большого массива данных.