Устройство для деления

(21 (22 46 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙИ ОТКРЫТИ АВТОРСКОМУ СВ(56) 1. Авторское свидетельство СССР У 802962, кл. С 06 Р 7/52, 1978.2. Авторское свидетельство СССР В 732868, кл. С 06 Р 7/52, 1977 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ, со- держащее шифратор, сумматор произведений, и / % 1-разрядных умножителей (1 с = 2 л/2, а п - разрядность операндов), причем выход шифратора соединен с первыми входами умножителей, вторые входы которых соединены с соответствующей группой % -разрядов шины делителя устройства, выходы умножителей соединены с соответствующими входами сумматора произведений, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены сумматорвычитатель, блок уточнения цифры частного, преобразователь дополнительного кода в прямой код, блок коррекции, содержащий сумматор по модулю два, вычитающий счетчик и группу сумматоров по модулю два, вы" ходы которых подключены к шине частного устройства, йервый вход сумматора по модулю два, первые входы сумматоров по модулю два группы подключены к шине знака устройства, выход переноса сумматора-вычитателя соединен с вторым входом сумматора по модулю два, инверсный выход сумматора по модулю два соединен со счетным входом вычитающего счетчика,информационный вход которого соединен с выходом шифратора устройства, выходы вычитающего счетчика блока коррекции соединены соответственно с вторыми входами сумматора по модулю два группы, выходы сумматора произведений соединены соответственно с входами первой группы сумматоравычитателя, входы второй группы сумматора-вычитателя соединены соответственно с шиной делимого устройства, управляющий вход сумматоравычитателя соединен с шиной знака устройства, а выходы - с шиной остат. ка устройства, вход преобразователя дополнительного кода в прямой код соединен с шиной делимого устройства, управляющий вход преобразователя дополнительного кода в прямой код ;соединен с шиной знака устройства а блок уточнения цифры частного содержит первый 2% -входовый элемент И, второй (21 +1)-входовый элемент И (1 с = 2,п/2), третий и четвертый элементы И, два элеменТа ИЛИ, причем выходы с первого по %-й, преобразователя дополнительного кода в прямой код устройства соединены соответственно с первого по -й входами первого элемента И блока уточнения цифры частного, входы, с первого по -й, второго элемента И которого соединены соответственно с входами, с М-го по первый, первого элемента И, входы, с (1+1)-го по 2 -й, первого и второго элементов И соединены соответственно с второго по (%+1)-й разрядами шины делителя устройства, выход (1+1)-го разряда преобразователя дополнительного кода в прямой код соединен с (2%+1)-м входом пер1086427 вого элемента И блока уточнения цифры частного, выходы первого и второго элементов И которого соединены соответственно с первым и вторым входами первого элемента ИЛИ, прямой и инверсный выходы которого соединены соответственно с первыми входами третьего и четвертого элементов И, вторые входы которых объединены и подключены к (%+2)-му выходу преобра" зователя дополнительного кода в прямой код, 0+3)-й выход которого сое-динен с третьим входом третьего элемента И блока уточнения цифры частно- . го, первый и второй входы второгоэлемента ИЛИ которого соединены соответственно с выходами третьего и четвертого элементов И, выход второгоэлемента ИЛИ блока уточнения цифрычастного, выходы, с первого по(1+1)-й, преобразователя дополнительного кода в прямой код соединенысоответственно с входами первой группы шифратора, входы, с второго по(+1)-й, шины делителя соединены соответственно с входами второй группы шифратора, Изобретение относится к вычислительной технике и может быть применено при разработке быстродействующих устройств деления, обеспечивающих формирование К -разрядных двоичных цифр частного на каждом шаге деления.Известно устройство для деления чисел, формирующее в каждом такте -1 разрядов частного и содержащее О и-разрядные регистры операндов, сумматор округления, шифратор цифр частного в " Ф-разрядных умножителейЭ(21411) сумматор произведений, выЪ15 читатель, сумматор частного, блок управления Г 11.Недостатком известного устройстваявляется относительно низкое быстродействие. 20Наиболее близким к предлагаемому .является устройство для деленияа-разрядных чисел, содержащее шифратор, сумматор произведений, п /%-разрядных умножителей ( 1 с = 2 п/2,25а о - разрядность операндов), причемвыход шифратора соединен с первымивходами умножителей, вторые входыкоторых соединены с соответствующейгруппой % разрядов шины делителяЗоустройства, выходы умножителей сое" динены с соответствующими входамисумматора произведений23.Недостатком этого устройства является большой объем оборудования и низкое быстродействие. Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство для деления, содержащее шифратор, сумматор произ" ведений, Ь /% %-разрядных умножителей (1 с = 2 й/2, а м,-разрядностьоперандов), причем выход шифратора соединен с первыми входами умножителей, вторые входы которых соединены с соответствующей группой % -разрядов шины делителя устройства, выходыумножителей соединены с соответствующими входами сумматора произведений,введены сумматор-вычитатель, блок уточнения цифры частного, преобразователь дополнительного кода в прямой код, блок коррекции, содержащийсумматор по модулю два, вычитающийсчетчик и группу сумматоров по модулю два, выходы которых подключенык шине частного устройства, первыйвход сумматора по модулю два, первые входы сумматоров по модулю два группы подключены к шине знака устройства, выход переноса сумматора-вычитателя соединен с вторым входомсумматора по модулю два 1 инверсныйвыход сумматора по модулю два соединен со счетным входом вычитающегосчетчика, информационный вход которого соединен с выходом шифратораустройства, выходы вычитающего счетчика блока коррекции соединены соответственно с вторыми входами сумматоров по модулю два группы, выходысумматора произведений соединены соответственно с входами первой груп" . пы сумматора-вычитателя, входы второй группы сумматора-вычитателя сое. динены соответственно с шиной дели мого устройства, управляющий вход сумматора-вычитателя соединен с шиной знака устройства, а выходы - с шиной остатка устройства, вход пре- образователя дополнительного кода 1 ф в прямой код соединен с шиной делимого устройства, управляющий вход преобразователя дополнительного кода в прямой код соединен с.шиной знака устроиства, а блок уточнения цифрыа5 частного содержит первый 21-входовый элемент И; второй (2%+1)-входовый элемент И ( Ъ = 2,о/2), третий, четвертый элементы И, два элемента ИЛИ, причем выходы, с первого поЮ В-й, преобразователя дополнительного кода в прямой код устройства соединены соответственно с первого по М-й входами первого элемента И блока25 уточнения цифры частного, входы, с первого по %-й, второго элемента И которого соединены соответственно с входами с .-го по первый, первого элемента И, входы, с (1+1) -го по 21-й, первого и второго элементов И соединены соответственно с второго по (1+1)-й разрядами шины делителя устройства, выход (%+1)-го разряда преобразователя дополнительного кода в прямой код которого соединен с (21+1)-м входом первого элемента И блока уточнения цифры частного, выходы первого и второго элементов И которого соединены соответственно с первым и вторым входами первого элемента ИЛИ, прямой и инверсный выходы которого соединены соответственно с первыми входами третьего и чет- . вертого элементов И, вторые входы которых объединены и подключены к 45 +2)-му выходу преобразователя дополнительного кода в прямой код, +3)-й выход которого соединен с третьим входом третьего элемента И блока уточнения цифры частного,.пер вый ивторой входы второго элемента ИЛИ которого соединены соответственно с выходами третьего и четвертого элементов И, выход второго элемента ИЛИ блока уточнения цифры частного, 5 выходы с первого по Ос+1)-й, преобразователя дополнительного кода в прямой код соединены соответственно с входами первой группы шифратора,входы, с второго по (1+1)-й, шиныделителя соединены соответственнос входами второй группы шифратора,На фиг.1 представлена структурнаясхема устройства для деления, нафиг.2 - структурная схема преобразователя дополнительного кода в прямойкод, на фиг.3 - структурная схемаблока уточнения цифры частногоф на,фиг.4 - структурная схема блокакоррекции.Устройство для деления содержитпреобразователь 1 дополнительногокода в прямой код, шифратор 2, блок3 уточнения цифры частного, умножители 4, сумматор 5 произведений,сумматор-вычитатель 6, блок 7 коррекции, шину.8 делимого устройства,шину 9 делителя устройства, шину 10знака устройства, шину 11 частногоустройства, шину 12 остатка устрой.ства.Преобразователь 1 дополнительногокода в прямой код содержит группу.сумматоров 13, 14 и 15 по модулюдва, сумматор 16 по модулю два, элемент 17 И, суммирующий счетчик 18.Блок 3 уточнения цифры частногосодержит элементы И 19-22, элементыИЛИ 23 и 24,Блок 7 коррекции содержит сумматор 25 по модулю два, счетчик-вычитатель 26, группу сумматоров27-30 помодулю два.Преобразователь 1 дополнительногокода в прямой предназначен для преобразования делимого (остатка) издополнительного кода в прямой код.Блок 3 уточнения цифры частногопредназначен для преобразованияделимого (остатка) в особых. случаях.Блок 7 коррекции предназначен дляисправления текущих М разрядов частного, если они определены неточно.Устройство для деления работаетследующим образом,По шинам делимого 8 и делителя 9в устройство поступают соответственно делимое и делитель в прямом кодебез знака. Для определенности полагаем, что в устройстве используетсядвоичная система счисления; на каждом такте деления определяется М двоичных цифр частного операндыимеют вид правильных дробей и нормализованы (деление целых чисел такжевозможно при.помощи данного устройства при незначительном изменениипорядка деления), причем делительдолжен быть больше делимого.По шине 10 знака в устройствоподается знак остатка (в исходном 5состоянии подается логический "0").В преобразователе 1 дополнительного кода в прямой код производитсяпреобразование остатка из дополнительного в прямой код, если остаток 10получился отрицательным (по шине10 знака пришла логическая "1") .С помощью шифратора 2 по 1+2 разрядам делимого и по % разрядам дефлителя формируется М разрядов частного, причем эта группа разрядовдолжна получиться либо точно, либопревышать истинную группу на однуединицу младшего разряда (относительно этой группы).С помощью блока 3 уточнения цифрычастного осуществляется анализ %+2разрядов делимого (остатка) и М разрядов делителя, после чего производится их преобразование и передача25на шифратор 2.Принцип работы этого блокаследующий.В особых случаях для получениянеобходимой точности цифры частногс 30необходимо 1+3 разряда делимого.Чтобы уменьшить объем оборудования,необходимого для шифратора 2, блок3 уточнения цифры частного преобразует (+2)-й разряд делимого с учетом(+3)-го разряда делимого и % разрядов делителя в соответствии со следующей логической функцией, выведеннойдля М= 4,40Р+ГгЬ 1 6 1 1.Ь:а а а Д г г3 а,а 5 "1 2 3 4 Ъ1 21+51234 234 512345где д - 35 - цифры второго - пятого245разрядов делителя;1 - г - цифры первого - седьмогоразрядов делимого (остатка)ГЬ - преобразованная цифрашестого разряда делимого(остатка).Цифры остальных разрядов делимого (остатка) передаются на второй вход шифратора 2 без изменения.На фиг,3 - приведен пример блока 3 уточнения цифры частного для 1(= 4С помощью умножителей 4 и сумматора 5 произведений формируется(п+А)-разрядное произведение п -раз рядного делителя и Ф цифр частного, полученных с выхода шифратора 2.Сумматор-вычитатель 6 формирует остаток, вычитая из делимого (остатка) произведение делителя на % цифр частного, если знак на шине 10 знака положительный, или суммируя эти значения, если знак на шине 10 знака отрицательный.В зависимости от знака предыдущего остатка (шина 10 знака) и выходного переноса, поступающего с второго выхода сумматора-вычитателя 6 на вход блока 7 коррекции, последний осуществляет исправление % разрядов частного в соответствии со следующей корректировочной таблицей. Знак на Значение шине 10 переноса знака Вид корректировкициФры частного Корректировки нет Преобразование цифр частного в прямой код из до- полнительного Преобразованиецифр частного впрямой код иэобратного 0 На выходные шины 11 частного и 12 остатка подаются соответственно 1 цифр частного с выхода блока 7 коррекции и остаток с .выходным переносом (для формирования знака остатка) с выхода сумматора-вычитателя 6.П р и м е р. Устройство при и =12,.3=4 работает следующим образом.Пусть делитель 0 = 0,100010101101; делимое Кв= О, 0,011101101011;значение частного Ч = 0,110110101110.1-й такт. В преобразователе 1 дополнительного кода в прямой к"эд производится передача %+3=7 цифр старших разрядов делимого Ко (0111011 на вход блока 3 уточнения цифры частного,Блок 3 уточнения цифры частного по семи цифрам старших разрядов делимого(0111011) и четырем цифрам второго -пятого разрядов делителя (первыйразряд всегда равен 1 фиг,3) форми)рует шесть преобразованных цифр делимого (011101), которые совместно 5с цифрами 0001 второго - пятого разрядов делителя подаются на вход шифратора 2На выходе шифратора 2 формируетсячетыре цифры частного Ч;, = 1110.С помощью умножителей 4 и сумматора 5 произведений формируетсяпроизведение П г Ч. П. = 0,1110 хх 0,100010101101=.00111100101110110.С помощью .сумматора-вычитателя 156 фоомиочется очеоепной остаток К=(выходной перенос равен О).Блок 7 коррекции в соответствийс корректировочной таблицей функционирования блока коррекции производитвычитание единицы из младшего разряда цифры частного Ч =Ч=1110-0001=1101125Таким образом, на выход устройст-.ва для деления подается остаток К 1=1111110100111010 и выходной перенос, равный О, по шине 12 остатка,а также цифры частного 1101 (по 30шине 11 частного),2-й такт. На шину 9 делителя подается делитель Д = 100010101101.На шину 8 делимого подается остаток, сдвинутый влево на четыре разРяда К = 110100111010.На шину 10 знака подается знакостатка, равный 1 (инвертированноезначение выходного переноса с второго выхода сумматора-вычитателя 6)40В преобразователе 1 дополнительного кода в прямой код производитсяпреобразование остатка из дополнительного кода в прямой код (на шине 10 знак равен 1). На его выходеформируется семь цифр остатка(0010110),Блок 3 уточнения цифры частногоформирует шесть цифр остатка (001011).С помощью шифратора 2 по шестицифрам остатка (001011) и четыремцифрам делителя, кроме самого старшего (0001), формируются очередныецифры частного Ч = 0101. С помощьюгумножителей 4 и сумматора 5 произведений формируется произведениеП = Ч Д = 010 х 100010101101= 0010101101100001. С помощью сумма 8тора-вычитателя 6 формируется очередной остаток К, =К,+П=1101001110100000+(выходной перенос равен 0),Блок 7 коррекции в соответствиис корректировочной таблицей производит преобразование группы цифр9частного Ч 2 из обратного кода в прямои код: Ч =(Ч ) о =(0101), =1010.Таким образом, на выход устрой, ства подается остаток К 2 =1111111100000001 и выходной перенос, равный О, по шине 12 остаткаи очередные разряды частного Ч2- 1010 по шине 11.3-й такт.На шину 9 делителя подается делитель Д = 100010101101.На шину 8 делимого подается остаток, сдвинутый влево на четыре разряда К = 111100000001,На шину 10 знака подается знак остатка, равный 1 (инвертированное значение выходного переноса с второ" го выхода сумматора-вычитателя 6) .В преобразователе 1 дополнительного кода в прямой код производится преобразование остатка иэ дополнительного кода в прямой код.На выходе формируется семь цифр остатка (0000111).Блок 3 уточнения цифры частного формирует шесть цифр остатка (000011) .С помощью шифратора 2 по шести цифрам остатка (000011) и четырем цифрам делителя (0001) формируются очередные цифры частного ЧЗ = 0001. С помощью умножителей 4 и сумматора 5 произведений формируется произве 1дение П = Ч х Д = 0001 х 100010101101= = 0000100010101101. С помощью сумматора-вычитателя 6 формируется очередной остаток К = К + П =2111100000001000(+0000100010101101 :1111100010111101 (выходной перенос равен 0).Блок 7 коррекции в соответствии с корректировочной таблицей произведений преобразовывает группу цифр частного Ч 3 из обратного кода в прямой код: Ч =(ЧЗ)обр. (0001)дар 1110 Таким образом, на выход устройства подается остаток Кз =1111100010111101 и выходной перенос, равный О, по шине 12 и очередОстаток получается отрицательным(выходной перенос равен О). Чтобы 5получить правильный остаток в прямомкоде необходимо к получившемусяотрицательному остатку, сдвинутомуна четыре разряда влево, прибавить 9ные разряды частного Ч1110 пошине 11. 1086427 10делитель, т.е. К 100010111101+=О, 110110101110, К=0,000101101010.Преимущество предлагаемого устройства состоит в повышении быстродействия, в сокращении аппаратурныхзатрат и, как следствие, в повышенииэффективности.