G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 574715

Опубликовано: 30.09.1977

Автор: Липец

МПК: G06F 5/00

Метки: двоичный, разрядный, шифратор

...этогдвоичных а о шифратор содержит игразрядных шифраторовиг=1п; а,=тг-г каждыи вход которых подклвыходу неполного двоичногогг 2" -разрядногоНа чертеже показана фу ма полного шестиразрядно Шестиразрядньш шифратор содержит неполный 16-разрядный шифратор 1 и два полных трехразрядных шифратора 2 и 3 (выполненные на диодах (пг=б, п=2). Неполный 5 16-разрядный шифратор 1 имеет 2 гг=б 4 входов 4 - 67, которые являются входами полного шестпразрядного шифратора. Выходы неполного 16-разрядного шифратора 1 подключены в соответствии с законом преобразова нпя к входам полных трехразрядных шифраторов 2 и 3, Выходы 68, 69, 70 полного трех- разрядного шифратора 2 являются младшими выходамц полного шестпразрядного шифратора, а выходы 71, 72, 73 полного...

Номер патента: 574716

Опубликовано: 30.09.1977

Авторы: Кондрашов, Кононова, Мельниченко

МПК: G06F 7/50

Метки: арифметическое

...сравнения (А=В) и нулевым выходом триггера признака операции, Входы элемента ИЛИ 15 связаны с вьходами элементов И 11 и 14, входы элемента ИЛИ 16 - с выходами элементов И 10 и 13, входы элемента ИЛИ 17 - с выходами элементов И 11, 12 и 14.К первым входам групп элементов И 18, 19 и 20 подключены информационные входы числа А, а к первым входам групп элементов И 21, 22 и 23 - информационные входы числа В. Вторые входы групп элементов И 18, 19, 20, 21, 22, 23 соединены соответственно с выходами элементов И 13, 10, элементов ИЛИ 17, 15, элемента И 12 и элемента ИЛИ 16. Выходы групп элементов И 18 и 21, 19 и 22, 20 и 23 подключены соответственно к входам групп элементов ИЛИ 24, 25, 26, выходы которых подсоединены соответственно к входам...

Номер патента: 574717

Опубликовано: 30.09.1977

Авторы: Андреев, Родионов, Федоров

МПК: G06F 7/52

Метки: множительноделительное, частотно-импульсное

...чего элемент И - НЕ закрывается и импульсы частоты Р, не проходят на выход устройства. Таким образом, элемент И - НЕ 10 открывается только на время периода настоты Р 2 после прихода каждого импульса частоты Рь В течение этого периода на выход устройства проходят импульсы частоты Р число которых равно л= - , Пачки этих импульсов слсдуют с чаз2стотой Рь Поэтому количество импульсов в единицу времени (или средняя частота импульсов на выходе устройства) равноР Р 1 з (1)РгАналогично рассмотренному случаю работает вторая половина схемы: для случая Р 1)2 Р 2 из двух пришедших подряд импульсов частоты Р, первый проходит через открытый элемент И - НЕ 4 и устанавливает триггер 6 памяти в единичное состояние, при котором открывается элемент И -...

Номер патента: 574719

Опубликовано: 30.09.1977

Авторы: Корниенко, Спиридонов, Яковлев

МПК: G06F 11/08

Метки: резервированное

...сигнал по шине 19, который разрешает прохождение информации резервного блока одного канала на свой и два других и в то же время блокирует поступление информации на входы двух других каналов.Допустим, что исправен функциональный блок 1, а неисправны функциональные блоки 2, 3, В этом случае сигнал с выхода исправного функционального блока 1 поступает на элемент И 10, на второй вход которого подастся сигнал управления по шине 19, и через основной элемент ИЛИ 16 проходит на выход первого канала и на элемент ИЛИ 8 второго канала. Через элемент ИЛИ 8 этот сшнал выдается на один из входов элемента И 14 второго канала и элемент И 15 третьего канала. В то же время сигнал с исправного функционального резервного блока 1 с элемента ИЛИ 7...

Номер патента: 574720

Опубликовано: 30.09.1977

Авторы: Бодин, Кучеров, Лемуткин, Рашевич, Толмачев, Хлынов, Ясыченко

МПК: G06F 17/10

Метки: информации, предварительной

...в плоскости х, у в виде п-разрядных параллельных кодов а ь где 1(с(Ь и 1(1(М. Кроме входной информации а; в блок 1 по команде с блока 3 поступает значение порогового уровня Р из блока 2.Следуя дальнейшей команде, которая подается из блока 3, в блоке 1 выполняется операция вычитания из входной информации порогового значения Р. Результат работы блока 1 в виде одноразрядного двоичного кода поступает на вход блока 8 через блок б и записывается по адресу х, у, 1 логической 1, если а;)Р и логическим О в остальных случаях. После завершения М циклов устройство вычисляет мажоритарную функциюК из М по формуле л1 при ),6, ) К 1==10 в остальных случаях,где Ьц - значение информации в блоке 8 по адресу х, у, .По команде из блока 3 результаты...

Номер патента: 575640

Опубликовано: 05.10.1977

Авторы: Гудкович, Кельман, Рогов

МПК: G06F 1/02

Метки: генератор, синуса, цифровой

...ЗУ увеличивается о увеличением точност и приближения формы генерируемых колебаний к синусоидальному сигналу. Кроме тогс необходима предварительная запись информаи или программирования ЗУ. Наличие жест кой программы сокрашает функциональные возможности генератора, например возможности изменения чисда выборок (или шага дискретизации) и широких пределах в зависимости от точности воспроизведения сит нада и частоты колебаний, Для регулировки начальной базы колебаний необходимо дополнительное устройство управления схемой выборки адреса,Белью изобретения явлыетсы упрошение устройства и расширение его функциональных возможностей.11 оставленная цель достигается тем, что предложенный генератор содержит два элемента задержки, блок умножения и...

Номер патента: 575645

Опубликовано: 05.10.1977

Автор: Дуда

МПК: G06F 7/04

Метки: друг, другом, следующих, срвнения, чисел

...8,9, так как на прямом выходе тэнггер 7 - нулевой потенциал.Импульсы, с оэтветствуэщие следующемусравниваемому числу, поступают черезэлементы ИЛИ 12 и И 11 на вычитаюший 30вход регистра 2 и уменьшают его содержимое, так как на выходе адемента ИЛИ 5 единичный потенциал.Если это число больше записанного в регис тре 2, то в м эмен т, к огда в разрядах 35регистра 2 появдяются нули, на выходеэлемента ИЛИ 5 возникает нулевой потенциал, которй прекращает поступление импульсов очередности числа на вход регистра2, и остадьные импульсы числа,соответствующие разности сравниваемых чисел, поступаютна суммирующий вход регистра 1 черезэлемент И Э, увеличивая его содержимое,Если второе число меньше первого или рав но ему, то содержимое регистра 1 не...

Номер патента: 575646

Опубликовано: 05.10.1977

Авторы: Манто, Соловей, Тираспольский, Фомина, Щучинская

МПК: G06F 7/38

Метки: арифметическое, действия, последовательного

...7 - длительность одного такта..Затраты оборудования на выполнение битовых операций в предлагаемой схеме уменшается на 10% за счет исключения дешифразС тора номера разряда. При исклочении дешифратора номера разряда оборудование АУ,.участвующее в выполнении битовых операций и построенное на микросхемах 112 серии, составляет примерно 20 элементов. зматор 4, блок умножения 5 преобразователь константы в унитарный код 6 и входнуюшину 7,Блок выполнения битовых операций содержит узел, 8, реализующий выполнение битовых операций конъюкции, дизъюнкции, сложения по модулю (два, посылки й -го разряда регистра 1 в блок 3, уээл 9, реализщий выполнение посылки единицы, нуля илипризнака условного перехода в и -й разрядрегистра 1, шины 10 управляющих...

Номер патента: 575647

Опубликовано: 05.10.1977

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/38

Метки: показательностепенной, функции

...максимально. Устройство работает следующим образомПосле записи в регистры 1 и 2 кодов чисел Х и У значения их старших разрядов з 0 считывают из запоминающих блоков 3 и 4 соответственно значениям натурального логарифма кода, определяемого старшими разрядами Х т и двух значений, записанных по одному адресу, - Х и у /Х 35 В втором цикле работы полученные значения логарифма и частного умножаются в блоках 5 и 6 на значения кодов в младших разрядах регистров 1 и 2 соответственно, Полученные произведения суммируются в третьем 40 цикле с числовой единицей в сумматоре 8, В четвертоМ цикле работы значение кода умножается на результат суммирования первых произведений. Результат умножения является значением искомой функции;Г, Х,...

Номер патента: 575648

Опубликовано: 05.10.1977

Автор: Чуватин

МПК: G06F 17/10, G06F 7/544

Метки: вычисления, значения, полинома, степени

...произведений этих чисел. Под . воздейстаием тактирующих импульсов с выхода устройства управления 1 на элемент И 5 в каждом такте передаются цифры по разрядных произведений в счетчик переносов 8.В конце каждого такта на управляющий вход счетчика переносов 8 подается признаксдвига счетчика переносов с выхода устрой ства управления 1. Под воздействием признака сдвига счетчика переносов в счетчике8 происходит сдвиг на один разряд находящегося в нем числа в сторону младших разрядов. В результате на выходе счетчика8 в конце каждого такта оказывается, (начиная с младшей) очередная цифра произве;дения числа, находящегося в регистре сдвига 2, и аргумента находящегося в регистресдвига 3Таким образом, на выходе счетчика8 в течение...

Номер патента: 575650

Опубликовано: 05.10.1977

Авторы: Алиев, Салаев

МПК: G06F 7/50

Метки: алгебраическое, суммирующее, частотно-импульсное

...что на основе данного устройства можно формировать частотные последовательности вида Для этого необходимо период частоты Р кодировать импульсами частоты Ф, Гоп, а период частоты Р -импульсами частоты щ Р2 оптЧастотапоступает на вход управляемого; делителя частоты 8. Выходная частота Рделителя8 равна Ю го делителя частоты, а управляющие входы - с выходами второго счетчика импульсов.Входы счетчиков импульсов подключены к выходам соответствующих блоков выделения периодов. 5На чертеже изображена блок-схема устройства.Устройство состоит из блоков выделения периодов 1 и 2 входных частот Г и Р счетчиков импульсов 3 и 4, блока формирования кода суммы 5, умножителя частоты 6, управляемых делителей частоты 7 и 8, генераторов опорной...

Номер патента: 575651

Опубликовано: 05.10.1977

Авторы: Готтфрид, Гюнтер, Карл, Роланд

МПК: G06F 7/52

Метки: двоичных, п-разрядных, умножения, чисел

...разряды множителя соединены через селектор множителя 17 с управляющим входоми -А полного сумматора. При атом множитель в каждом цикле,обработки сдвигаепся вправо на й битов, и имеется соответствующий адрес сдвига входа селектора множителя 2. Например, 24-разрядный множитель обрабатывается в течение. трех циклов.Ко входам узла декодирования:18 подключены восемь младших раэрщов,;,множителяи их инверсные эначейня.:8. уэдв.аекодироЬания 18.формщюФся сегида:управлениядля сумматоровФ,; ЭФи сигналы запоминаются в рЖФстре ьййжнтеля 17, поэтомууже к началу: цйкдю обработки имеетсяинформация иа управляюших входах первых5четырех сумматоров 4-7. При атом время распространения сигналов через узел декодирования 18 сокращается за счет использования...

Номер патента: 575652

Опубликовано: 05.10.1977

Автор: Андреев

МПК: G06F 7/52

Метки: множительное, частотно-импульсное

...двух сигналов, использующее бнноминалькую теор для умножений еской сущности ройсгво 2 соры, прямыедкнены со вход- выходкой сумма- и входами,г-.я расширение сигналов.Принцип построения частотно-импульсного устройства умножения Й сигналов основан на формуле представления произведения М сигналов илн Й переменных через сумму многочленов и -й степени, впервые полученной автором)н-М 1 Огде суммы1 Х образуются посредствомрвсевозможных перестановок К -1 перемен; ного со знаками "+) и "-многочленф ) Х ) берется со знаком Ф У3+если число переменных, вошедших в сум-; му Х + Х со знаком "+", есть число чбтное3и со знаком -, если оно нечетное.Ь"Устройство содержит 2 Ц -входных сумматоров 2,) входные шины 2.устройства, блок 3 возведения в И -ю...

Номер патента: 575653

Опубликовано: 05.10.1977

Авторы: Амбарцумов, Бадешко, Щукин

МПК: G06F 13/00

Метки: внешним, вычислительной, накопителем, соряжения, цифровой

...паузы между словами,В блоке 1 управления формируютсякоманды, которые определяют режим работы устройства для сопряжения с.накопителем 10, Накопитель 10 предварительноустанавливают в исходное доложение,В режиме записи по команде из блока1 управления запускается блок временнойсинхронизации 3, устанавливается в 1 фтриггер 4, и выдается параллельный кодна вход установки в исходное состояниесчетчика 9 для подсчета числа щ. Тритгер 4 устанавливает разрешающий потенциал на первых входах элементов И 5 - 7и запрещающий на третьем входе элемента И 8, и начинается запись информациив накопитель 10,Иэ блока временной синхронизации 3поступает первый тактовый импульс, который проходит через элемент И 6 и записывается накопитель 10, Через...

Номер патента: 576573

Опубликовано: 15.10.1977

Автор: Медведевских

МПК: G06F 11/07

Метки: дискретных, передачи, сигналов

...блок 3, Так как передающий и приемный цифровыс вычислительные блоки 1 и 3 могут быть удалены друг оч друга на значительное расстояние, а при передаче информации происходит затухание сигналов, то в каждом канале лиши сьязи имеется к промежуточных усилителей 4.Предположим, что в спстемс произошел отказ типа устойчивый О в одном из каналов линии связи.Номер неисправного канала и вид неисправности (устойчивый 0 нли устойчивая 1) определяется с помощью блоков 1 и 3, между которыми организована связь, путем посылки тестовых комбинаций, вырабатыьасмых персдающим блоком 1. Так, при отказе гина устойчивый О, в линию связи посылается комбинация 11 11, где число единиц равно числу каналов.После определения неисправного канала и типа...

Номер патента: 577523

Опубликовано: 25.10.1977

Автор: Орлов

МПК: G06F 3/16

Метки: ввода-вывода, информации

...сигнал с управляющего входа устройства, поступает на вход элемента ИЛИ 11; с выхода элемента ИЛИ 11 сигнал поступает на ограничитель 12 спектра сигнала, который ограничивает непериодический сигнал определенным частотным диапазоном, выделяя наиболее важный энергетический спектр сигнала. С выхода блока 1 выделенный сигнал поступает на вход формирователя 14 временного интервала блока 2 квантования сигнала, который управляет прохождением импульсов с выхода генератора 13 импульсов, С выхода элемента И 15 квантованный сигнал поступает на вход формирователя 3 модуля и аргумента, с выхода которого дискретный сигнал, содержащий информацию о модуле (амплитуде) и аргументе (фазе) гармо- ф 5 нического непериодического сигнала, поступает на...

Номер патента: 577525

Опубликовано: 25.10.1977

Авторы: Фирсов, Черняев

МПК: G06F 7/00

Метки: логическая, ячейка

...передача прямого сигнала с горизонтальной шины 1 (.-го ряда на вертикальнуюшину 5 4 -го столбца и последуюшая передача резупьтируюшего инвертированного сигнада с вертикальной шины 4 ) -го стопбцана горизонтальную шину 24 -го ряда;е) передача инвертированного сигнала сгоризонтальной шины 11 -го ряда на вертикальную шину 5 -го столбца и последующая передача инвевтиромнного сигнала свертикальной шины 4 -го столбца на горизонтальную шину 2 1 -го ряда,Работа ячейки в режиме настройки поясняетса табпицей, где символы в крайнемлевом стопбце обозначают вид операцийсоГпасио описанию, выцопняемых ячейкойУ 1, У, У сигналы на прямых выходах триггеров 15, 16 и 17 соответственно (, 2 Э- сигналы настройки ячейки,подаваемые на шины...

Номер патента: 577526

Опубликовано: 25.10.1977

Автор: Кайма

МПК: G06F 7/38

Метки: арифметическое

...регистры предназначены дляприемадвух операндов и передачи их в сум;матор и на входы (2 И - .1) групп элементов И. В сумматор операнды переда 1 отся,при выполнении операций сложения и вычитания. На входы (2 Ц) групп элементовИ операнды передаются при выполнении операций умножения230Группа элементов И содержит 1.1 двухвходовых элементов И. Каждая из групппредназначена для формирования соответствующего столбца частных произведений.В состав средйей группы элементов Ивходит наибольшее число двухвходовых элементов И. Она равна числу разрядов одногосомножителя,На средней группе элементов И фсрмируется средний столбец частных сомножите 0лей. Каждая последующая группа элементов, И влево и вправо от средней формирует пос,."иецующие...

Номер патента: 577528

Опубликовано: 25.10.1977

Авторы: Лужецкий, Оводенко, Стахов, Юрченко

МПК: G06F 7/50

Метки: накапливающий, сумматор

...ффибоначчиевой" системе счисления,хааактерно наличие не менее одного нуляпосле каждой единицы, Например, нормальная форма числа 83 имеет видВесаразрядов 55 34 21 13 8 5 3 2 1 1 где 1, Нормаль ная формачисла 83 1 0 1 001 01 00Сложение двух цифр одноименных разрядовв двоичной "фибоначчиевой" системе счисления выполняется согласно следующей таблицец+ц =ц0+1=11+Ц =11+1=1001Если в ,данном разряде слагаемых имеются две единицы, то в "фибоначчиевой" двоичной системе счисления, наряду с переносом в следующий старший разряц, имеется,еще перенос в младший разряд, отстоящищот данного на два разряда, что вьпфекает,из рекуррентного соотношения,ч 6)+чеИ й-Ц+К)=р(н) чО).,Отсюда следует, что при сложении двух многоразрядных двоичных чисел,...

Номер патента: 577531

Опубликовано: 25.10.1977

Авторы: Воробьев, Потапов, Смирнов, Сюзев

МПК: G06F 17/17

Метки: дифференцирующе-сглаживающее

...числас точностью до масштабного коэффициента совпадающего с величиной первойа,производной входного сигнала, Старший -ыйразряд генератора функций установится вединичное положение и заблокирует с помощью элемента И 8 выход блока 7, Крометого, с единичного выхода-ого разрядагенератора функций 6 в блок 7 поступитсигнал завершения процесса расчета производной. 40Для вычисления первой производной напоследующих моментах дискретного временинеобходимо выполнить сдвиг информации вблоке 1 на одну ячейку, в освободившуюсязаписать новую текущую координату, подать 45сигнал обнуления сумматора 3, генераторафункций 6 и реверсивного счетчика 10 иустановить последний в режим суммирования.Использование предлагаемого устройства 50позволяет вычислить...

Номер патента: 577532

Опубликовано: 25.10.1977

Авторы: Браго, Зубков, Коротков, Царев

МПК: G06F 17/10

Метки: функциональный, число-импульсный

...пониженнаяточность преобразования функций, имеющихбольшую крутизну изменения при малых значениях аргумента,Целью изобретения является повышениеточности преобразования,Это достигается тем, что в предложенный преобразователь введена дополнитель% 398985, кл,3. Авторское З 5 М 376778, кл, свидетельство СССР 606 Р 1/02, 1973. свидетельство СССР Ст 06 Э 3/00, 1972, свидетельство СССР Я 06 Ст 7/26 1971 3ратор 3. блок памяти 4, группы элементовИ 5, 6, элемент ИЛИ 7,Входная последовательность импульсовпоступает на делитель частоты 1, пред.Экставляющий собой последовательный двоичный счетчик. На инверсных выходах триггеров делителя образуются частотные компот 3 иненты, относящиеся как, 2: 2: 2:2,где И -разрядность делителя, С помощью1...

Номер патента: 577533

Опубликовано: 25.10.1977

Авторы: Ицкович, Парижский, Сорочкина, Шполянский

МПК: G06F 17/17, G06F 7/64

Метки: фильтр, цифровой

...значения входного и вспомогательного выходного сигналов, Из блока1 указанные значения входного и вспомогательного выходного сигналов поочередно поступают на умножитель 2, где перемножаются на соответствующие значения коэффициентов, поступающие из блока 4.Результаты перемножения складываются внакапливающем сумматоре 3. Полученноезначение суммы, являкнцееся, . вспомогательным выходным сигналом текушет.о такта,записывается в запоминающий блок 1 и поступает на умножитель 2. В этожевремя навторой вход умножителя 2 с блока 4 поступает значение корректирующего множиПолученный в результате умножения сигнал является выходным сигналом цифрового 20фильтра, Он подается на блок 5 сравнения,на второй вход которого подается сигналпорогового...

Номер патента: 578642

Опубликовано: 30.10.1977

Авторы: Манто, Фомина, Шек-Иовсепянц, Щучинская

МПК: G06F 7/38

Метки: арифметическое

...первую информационную шину 8, шину управления 9, дешифратор 10, вторую информационную шину 11,1 овизной схемы арифметического устройства является наличие блока сравнения кодов, С помощью этого блока выполняется специальная команда ЛОС - логическая обработка силлабул, Операция ЛОС обеспечивает сравнение содержимого части регистра арифметического устройства с константой, записанной в самой команде.Арифметическое устройство работает следующим образом.По команде ЛОСразрядов содержимого регистра 3 сравниваются в блоке 5 с константой К, поступающей из регистра команды 6, и в случае неравенства кодов вырабатывается признак условного перехода в=1 (в блоке).Количество сравниваемых разрядовзаписывается в команде в виде двоичного кода и...

Номер патента: 579606

Опубликовано: 05.11.1977

Авторы: Герасин, Поволоцкий

МПК: G06F 3/00

Метки: информацией, обмена

...диод 11 влияет на работуэлемента 7, так же влияла бы схемарасширения по ИЛИ, т,е. при появлении низкого уровня на входе 9 диод11 запрещает появление на выходе 12 30элемента 7, высокого уровня, Врезультате при. поступлении фнизкого уроння на вход 9.происходит иммнтация обрыва выходнбго вывода элемента 7. 38Выдача информации осуществляетсяпрн поступлении положительного импульса считывания на вход 10,когда с элемента 7 информация поступает на выход 9 и на вход элемента И 3, на другой вход которого через элемент задержки 8 поступает импульс считывания.Если н триггер 4 занесена информация 1 то с выхода элемента И 3снимается сигнал, устанавливающийтриггер 4 н исходное состояние и поступающий на нулевой вход триггера 1,который блокирует...

Номер патента: 579608

Опубликовано: 05.11.1977

Авторы: Антонов, Комиссаров, Павлов, Сергеев

МПК: G06F 3/08

Метки: ввода, информации, перфокарт

...Кроме того, сигнал фзасветка устанавливает второй триггер 10 в положение, запрещающее прохождение синхроимщ пульсов через элемент И 7.Триггер Шмитта 14 служит для исключения влияния разброса характеристик фотодиодов и логических элементов, вызынающих устат новку третьего триггера 11 в произноль ное состояние, при вводе перфокарты в блок фотодиодного считывания в момент, когда начинается затемнение всех фото- диодов и сигнал засветка уже отсутствует. Триггер 14 формирует перед-, ний фронт сигнала и задерживает его, чтобы обеспечить установку в исходноесостояние триггера 11 и через дифференцирующий элемент 15 установку в нулевое состояние регистра 3.5При вводе перфокарты в блок фото- считывания наступает момент, когда нсе...

Номер патента: 579609

Опубликовано: 05.11.1977

Автор: Келлер

МПК: G06F 5/00

Метки: дешифратор, длины, кода, основанием, параллель-последовательного

...ячеек 1,1,1 з,1111, 1Выход элемента памяти каждой ячейкиЯ подключен к третьим входам элемен-рМтов И ячеек с номерами1( Н(пад Я") = 4 И(пюа 16)11 И+1(вс( К") х 41(+ 1(иоб 16),б йК К 2(пкс( К ) 41(+2(иихф 161,К И+К(лоб К )" 4 М+Зйпод 1 Ц,Поэтому выходы элементов памятиячеек 1,14,16, 1 ц соединены с третьи- фми входами элементов И ячеек 1,11 г,1, выходы элементов памяти ячеек 11 з 1 д, 1 соединены с третьими входами элементов И ячеек 14 1 з (ь ЬяОвыходы элементов памяти ячеек 1,11 д 14 СОЕДИНЕНЫ С третьими входамиэлементов И ячеек 1 в, 1, 1 о1и,наконец, выходы элементов памяти ячеек 1,1, 4 ц, 1,з соединены с третьими входами элементов И ячеек1 ь 1 ьШины сдвига и установки в начальное состояние на чертеже не показаны.Устройство работает...

Номер патента: 579610

Опубликовано: 05.11.1977

Авторы: Белков, Братальский, Лушпин

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...поступает в один из четырех блоов 3 формирования дизъюнкций всех рангде У 4 - У 4 - входные сигналы блока формирования дизъюнкций всех рангов 3.3 нак + обозначает операцию ИЛИ.Первый блок формирования выдает 45 все куски функций четырех переменных на наборах 0000, 0001, 0010, 0011; второй блок - все куски функций на наборах 0100, 0101, 0110, 0111, третий блок - все куски функций на 5 О наборах 1000, 1001, 1010,1011, а четвертый блок - все куски функций на наборах 1100, 1101, 1110, 1111 .Выходы блоков 3 соединены со входами элементов ИЛИ 2 в соответствии с таблицей значений функций, а именно на вход элемента ИЛИ 2 подается тот сигнал Э, столбец которого в таблице 1 совпадает со значениями функции на данном наборе входных переменных,...

Номер патента: 579611

Опубликовано: 05.11.1977

Авторы: Акушский, Бурцев, Дуйсенов, Пак

МПК: G06F 7/38

Метки: переполнения, признака, формования

...формирователя выходных сигналов, а второй выход - к первым входам трех формирователей Функц 1 и четности, выходы которых подключены к соответствующим входам формирователя выходных сигналов. Выход регистра первого операнда подключен к второму входу первого формирователя функции четности, третий вход которого подключен к шине позиционного признака первого операнда. Выход регистра второго операнда подключен ко второму р) входу второго Формирователя функциичетности, третий вход которого подключен к шине позиционного признака второго операнда. Выход регистра результата подключен ко входу формирователя 5 позиционного признака непозиционногокода и ко второму входу третьего формирователя функции четности, третий вход которого подключен к...

Номер патента: 579612

Опубликовано: 05.11.1977

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/38

Метки: вида, вычисления, функции

...показателя степени, а также продвижения содержимого регистровсдвига 4-7 на входы сумматоров-вычита-фтелей 1, 2 и сумматора 3. Результатыкаждой итерации записываются с выходовсумматоров-вычитателей 1, 2 и сумматора 3 младшими разрядами вперед в освобождающиеся при сдвиге старшие разряды регистров сдвига 4-6 и продвигаются в сторону младших разрядов. ВКонце каждой итерации в блоке анализа сходимости 9 определяется цифрапсевдочастного с 111 , которая выдается 6 Оно содержит первый 1 и второй 2 сумматоры-вычитатели, сумматор 3, четыре регистра сдвига 4-7, блок 8 заДания показателя степени, блок анализа сходимости 9 и блок управления 10.Процесс вычисления Функции вида УХ основан на одновременном решении в итерационном процессе системы...

Номер патента: 579617

Опубликовано: 05.11.1977

Авторы: Акушский, Бурцев, Дуйсенов, Пак

МПК: G06F 7/52

Метки: умножения

...с формулой (1) множимое А подается на йервый вход формирователя поправки ,р множимого 3, который вычисляет значение поправки о множимого, Множитель В подается на вход Формирователя поправки множителя 4, который вычисляет значение поправки Ь множителя. Множимое А подается на вход блока вычитания множимого 5, на второй вход котоааго с выхода формирователя поправки множимого 3 подается поправка а множймого, который вычисляет значение раз 69 носТи А- О Множитель В подабТся на вход блока вычитания множителя б, на второй вход которого подается поправка Ь множителя и блок б вычисляет зна. чение разности В- ЬБлок деления множимого 8 осуществ- Ю ляет деление величины А- О й;Г величину первой части Р; диапазона Р Паи этом получают частное АБлок...