G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 653614

Опубликовано: 25.03.1979

Автор: Антимиров

МПК: G06F 9/00

Метки: вычислительной, машиной, цифровой

...Г =5 - :20,3540 455055 Эта последовательность поступает на блоки 2, 3, а также на формирователь 8. Счетчик 2 формирует периодическую последовательность запускаюших импульсов, счетчик 3 - последовательность сбрасываюших импульсов,Запускающие импульсы счетчика 2 поступают на счетчик 5, который формирует сигналы поочередного включения триггеров блока 6, По сбрасываюшим импульсам, которые формируют счетчик 3, выключается триггер блока 6 и формирование очередного синхроимпульса заканчивается.Далее счетчик 5 формирует импульс сброса счетчиков 2 и 3, которые устанавливаются в исходное состояние для формирования очередной серии.Импульсы генератора 1 в процессе работы подсчитываются формирователем 8, который в конце каждого интервала времени...

Номер патента: 653615

Опубликовано: 25.03.1979

Авторы: Вулих, Комаров, Миловидов

МПК: G06F 11/00

Метки: бесконтактный, кольцевой, подавлением, помех, распределитель

...И 7, другой вход которого соединен с информационным выходом ячейки 5, а выход се и пина синхронизации соединены через дополнительный элемент ИЛИ 8 с шиной устс)повкя нуля ко.1 ьцсвого распоеделитсля 6, при этом шина синхронизации соединена с ВхОдОм допОлнительного эл. )сита И 9, второй вход которого соединен через элемент НЕ 10 с выходом элемента ИЛИ 1, третий вход - с инверсным информационным выходом ячейки 5, а выход - - с входом хстановки единицы первой ячейки 2 кольцевого распределителя 6.Для пояснения работы устройства рассмотрим наиболее сложныи режим, когда в кольцевом распределителе 6 отсутствует исТ 5 инаяединица, и циркулируют несколько лс)жньХединиц, например, три, которые с приходом синхроимпульса и совпадающего с ним во...

Номер патента: 653616

Опубликовано: 25.03.1979

Авторы: Бондаренко, Голованевский, Дельберг, Коган, Тильман

МПК: G06F 11/10

Метки: кода, проверки, четность

...элементов 1 и 4 каждого разряда объединены, образуя выход чет, а выходы элементов 2 и 3 того же разряда объединены образуя выход нечет. Входы считывания элементов 1 и 2 и входы считывания элементов 3 и 4 каждого разряда объединены и образуют входы чет и нечет соответственно.На вход считывания элементов 1 и 2 первого разряда заведен управляющий вход 7 для опроса. Выходы элементов 1 и 4в данном разряде проверяемого кода, заведен на входы подготовки элементов 2 и 4, а также на входы гашения элементов 1 и 3.Остальные связи аналогичны связям схемы, приведенной на фиг, 1.40 В первом такте (вход 1) происходитпостоянная записьв элементы 1 и 3 и гашение информации в элементах 2 и 4, оставшейся от предыдущего цикла проверки.В следующем такте...

Номер патента: 654948

Опубликовано: 30.03.1979

Авторы: Голец, Захаров, Липовецкий, Польский, Проценко, Таякин, Хоменко

МПК: G06F 15/00

Метки: вычислительная, действия, последовательного, цифровая, электронная

...И и два элемента ИЛИ, причем первые входы первого, второго и третьего дополнительных элементов И соединены с соответствующими выходами блока памяти микрокоманд, первые и вторые входы первого и второго элементов ИЛИ соединены с соответствующими выходами первого делителя частоты, выходы первого и второго элементов ИЛ 11 соединены соответственно со вторым входом первого дополнительного элемента И и первым входом четвертого дополнительного элемента И, второй вход и выход которого соединены соответственно со вторым выходом триггера переноса и вторым входом второго дополнительного элемента И, выход которого соединен с первым входом сумматора, второй вход и выход третьего дополнительного элемента И соединены соответственно с выходом...

Номер патента: 654949

Опубликовано: 30.03.1979

Авторы: Владимиров, Корчагин, Садомов, Хохлов

МПК: G06F 17/15

Метки: вероятностный, спектрокоррелятор

...подаются через блок 10 и сумматор 17 на регистр 5 и через блок 3 - в блок 11. Значение корреляционной функции через регистр 7 поступает на другой вход блока 11. Результаты умножения записываются последовательно в интегратор 12. Многократность повторения при умножении на одну точку корреляционной функции значения косинуса определяется точностью вычислений. Затем вырабатываются значения Соз 2 х; и процесс повторяется с умножением па вторую ординату корреляционной функции, Так происходит т раз, Данный цикл вычислений производится за 2 т рабочих тактов.Следует отметить, что для вышеприведенных вычислений блок 16 синхронизации режимов подключает генератор 8 случайных чисел к блокам 1 - 4 и разрешает работу вентилей 13 и 14.Для вычисления...

Номер патента: 656051

Опубликовано: 05.04.1979

Авторы: Алиев, Алышев, Вигдоров, Майдельман, Ревенко, Рзаев, Сарумова, Тургиев, Щирин

МПК: G06F 3/14

Метки: графической, информации, отображения, трубки, экране, электроннолучевой

...1, Считанный код, например, (А) подается на генератор знаков 3 и генератор графических элементов 4, а также на дешифратор 8. На выходе элемента ИЛИ 5 появляется позиционный код видеосигнала на данном участке телевизионной строки. По другому тактовому импульсу, появляющемуся на втором выходе блока управления 2 происходит запись в регистр 9 наложения позиционного кода с выхода элемента ИЛИ 5, Одновременно запускается элемент задержки 12 и, при отсутствии сигнала с дешифратора 8, с выхода вентиля 11 подается команда на запись содержимого регистра наложения в выходной буферный регистр 10, сдвиг всей информации в выходном буферном регистре 10 на одно знакоместо вправо и последующее гашение регистра 9 наложения, Так, считанный из блока памяти...

Номер патента: 656054

Опубликовано: 05.04.1979

Авторы: Андрианов, Бердников, Кисельников, Смирнов, Торгашев

МПК: G06F 7/00

Метки: вычислительной, однородной, среды, элемент

...вход которого соединены соответственно с выходом 13элемента однородной нычислительноя 38среды и выходом дешифратора-селектора 12. Выход дешифратора управляющейпеременной 9 соединен со вторым входом элемента И 3 и со входом элемента ИЕ б выход которого соединен со 40вторым входом элемента И 4. Вторыегруппы входов дешифраторов входныхпеременных 7 и 8 и дешифратора управляющей переменной 9 соединены соответственно с группами входов 14,15 и1 Ь элемента однородной вычислительнойсреды,.Элемент однородной вычислительнойсреды работает следующим образом,После занесения настроечного кода встатический регистр 1 на выходах де"шифраторов 7 и 8 появляются значениявходных переменных Х 1 и Х 2, а на выхо,де дешифратора 10 - код операций,которые...

Номер патента: 656055

Опубликовано: 05.04.1979

Авторы: Агеев, Тревогин

МПК: G06F 7/38

Метки: извлечения, квадратного, корня

...первый вход которого соединен с первым выходом блока деления, второй и третий выходы которого соединены соответственно с входом блока вычисления коэффициентов и пер вым входом третьего блока умножения, второй вход которого подключен к выходу вычитающего счетчика, входы которого соединены с выходами блока вычисления коэффициентов, выход третьего блока умножения соединен со входом суммирующего счетчика, второй вход которого подключен /к первому выходу блока вычисления коэффициентов, а выход - ко второму входу второго блока умножения, выход первого блока умножения является выходом устройства.. Таким образом, вычисление искомого корня по формуле (2) по сравнению с прямым вычислением по формуле (1) дает (при одинаковом шаге...

Номер патента: 656056

Опубликовано: 05.04.1979

Авторы: Ермаков, Паевский, Уриков

МПК: G06F 7/38

Метки: возведения, степень

...в регистре 9 результата (если первыйразряд был равен О, то в регистр 9 результата будет записан 0), которая и является младшим разрядом квадрата операнда, на втором такте будет в состоянии 1 уже триггер второго разряда вспомогательного кольцевого регистра 13 и, следовательно, открыт 45 будет второй элемент И группы 6, через которую и запишется второй разряд кода операнда Х во второй разряд регистра 3, этот же разряд операнда через элемент ИЛИ 12 запишется во вспомогательный регистр 4, но в триггер первого разряда, при этом значение первого разряда кода операнда Х сдвинется во второй разряд регистра 4, то есть регистр 4 сдвиговой, в отличии от регистра 3, триггера которого объединены только по входам сброс. Теперь уже 55 в образовании...

Номер патента: 656057

Опубликовано: 05.04.1979

Автор: Богатырев

МПК: G06F 7/38

Метки: перебора, сочетаний

...происходитсдвиг единнща в регистре 1 в следующий разряд.Содержимое ячейки блока памяти,выданное по сигналу элемента и 2записывается в регистры 4, 4 эр4 п. В регистре 41 остается код,записанный с регистра 4 н 1, Процессперебора продолжается, как описановьвж до его эаверщення,. в последнемцикле единица с еследнего разрядарегистра сдвига 1 будет переписанав его первый разряд,В качестве примера рассмотримперебор перестановок кодов1234 40Занесем в регистры 41 н 5, например,код 1.В блок памяти 3 эапнщем перестановки кодов 2 3 4 - первая 2 3 4,записывается в регистры 4. В блокепамяти 3 запишется всего (н) - 45-31-6 перестановок кодов:2 3 42 4 33 4 23 2 4 50423432При переборе образуются ререстановки кодов в следующем порядке:перестановки...

Номер патента: 656058

Опубликовано: 05.04.1979

Авторы: Еремин, Зинченко, Черкашин

МПК: G06F 7/38

Метки: вычисления, первой, разности

...единичного выхода триггера 3поступает на входы элемента И 8 исчетчика 4. АЦП 2 преобразует сигналЧ(1) в циФровой код, который поступает через удвоитель частот б насчетный вход счетчика 4При этомсчетчик 4 в течение интервала времени 1 работает на сложениеЧерезвремя 11 сигнал с выхода генератора 1поступает на счетный вход триггера 3.Триггер изменяет свое состояние,и счетчик в течение времени С 2 работает на вычитание, Следовательно, 40эа два смежных временных интервалаи 1 (один такт) работы счетчика 4 в нем эа счет удвоенной входнойчастоты образуется удвоенное элементарное приращение 2 п . Через 45время 1 в 1112 с приходом сигналас выхода генератора 1 на счетныйвход триггера 3 процесс сложенияи вычитания соответственно за времяи 1; (где 1....

Номер патента: 656059

Опубликовано: 05.04.1979

Авторы: Дрофа, Луцкий, Чинок

МПК: G06F 7/52

Метки: арифметическое

...в регистр 4 второго блока, и тем самым осуществляется сдвиг сомножителя, на два разряда вправо, В этом же такте код первого сомножителя перепишется в регистр 3 второго блока, а на регистр 1 запишется год нового сомножителя. Таким образом, во втором такте на выходах узла формирования частичного произведения 7 появится первое частичное про) З к+1 110+Зк Т 11+ ЭМ Т 12+Пк+1" Т 10+Зк Т 11+ЗхТ 1где буквой Т с индексом обозначено состояние соответствующего триггера, а К = О, 1,2. Индекс при наименовании сигнала пока- ЗБзывает, в каком блоке генерируется этот сигнал. Узлы формирования частичного произведения 7 - 9 формируют (и + 2) старшихразрядов очередного частичного произведения в зависимости от управляющих сигналов следующим образом. Если...

Номер патента: 656060

Опубликовано: 05.04.1979

Автор: Штейнберг

МПК: G06F 7/52

Метки: множительноделительное, частотно-импульсное

...подается положительный потенциаЛ, устанавливающий сумматор 1 в режим суммирования, Нри подаче исходной импульсной последовательности Мвх на счетный вход 8 устройства, на ййходе сумматора 1 (на выходе 13 устройства) число импульсов К ,будет равнор40вых вх вых2" где Р - код числа, установленногона шинах 10, тогда И,равно1"вх "вх 2йвы Р 2 п2 пГт,е, коэффициент передачи устройства 50,в первом режиме по выходу 13 равен2")(п 1=яп55 и изменяется с шагом на единицу,Во втором режиме на шину 9 подается нулевой потенциал, устанавливающий сумматор 1 в режим вычитания. На вход 8 подается исходная импульсная последовательность Б ,а на выход60 12 устройства (на выход импульсного сумматора 2, зафиксированного в режиме суммирования) поступит число...

Номер патента: 656061

Опубликовано: 05.04.1979

Авторы: Кон, Лицын, Матушкин, Южаков

МПК: G06F 9/50

Метки: блок, динамического, приоритета

...очередь была свободна.Х проходит через элементы И, 1 и 6 ксоответствующему выходу группы выходовустройства, так как в данный момент времени на выходах всех групп элементов НЕ(24171,1 д д ) - единица. Пройдя кшине обслуживания хзапрещает прохождение поступаюших в дальнейшем сигналовчерез 6 д и бз, поскольку на выходе 71 - 0.В то же время через обратную связь сигналх запрещает появления О на второмвходе элемента И 1 а также проходитна входы элементов И 5 д и 5 З.Сигнал хз проходит через элемент И 1 д,так как на выходе 2 д - единица и занимаетвторое место очереди, соответствующее входу элемента И. Через обратную связьхд запрещает появление О на второмвходе элемента И 1 д. Проходя на элементИ 5, и 5 д, сигнал хд запрещает...

Номер патента: 656062

Опубликовано: 05.04.1979

Авторы: Левкович, Пургин, Тихомиров

МПК: G06F 9/50

Метки: многоканальное, приоритета

...ИЛИ канала - с третьими входами первого и второго элементов И последующего канала. Выход элемента ИЛИ последнего канала соединен с третьими входами первого и второго элементов И первого канала. Выход генератора импульсов соединен со вторым входом счетчика сдвигов, выход которого соединен с третьими входами триггеров разрешения каналов, а третий вход счетчика сдвигов является установочным входом устройства.Структурная схема устройства представлена на чертеже.Каждый канал 1, 2 многоканального устройства приоритета содержит элементы И 3, 4, триггер разрешения 5, элемент ИЛИ 6 и триггер запроса 7. Устройство содержит также генератор 8 импульсов, счетчик сдвигов 9,дешифратор 10, регистр 11, элемент ИЛИ - НЕ 12, установочный вход 13,...

Номер патента: 656063

Опубликовано: 05.04.1979

Авторы: Березов, Сергеев

МПК: G06F 11/00

Метки: объектов, цифровых

...дискриДругой недостаток известного устройст- минатора 5 и эталонного блока 4, блок сравва состоит в том, что для многих типов нения 6, который служит для обнаружения объектов троичное моделирование по Эй- логического неравенства выходных сигнахельбергеру дает неверный результат. В ко- лов контролируемого и эталонного блоков, нечном счете это приводит к ложной фик- блок блокировки 7, запрещающий блоку срав сации неопределенного состояния на многих нения 6 учитывать при сравнении выходы, выходах объекта почти на любом тесте, что состояние которых является неопределенным по существу, исключает возможность про- счетчик тактов 8, фиксирующий номер теку- верки таких объектов на псевдослучайных щего такта проверки, блок управления 9,...

Номер патента: 656064

Опубликовано: 05.04.1979

Автор: Хохлачев

МПК: G06F 11/00

Метки: логических, схем

...делителя 2 преобразуется в множество 10 и гармонических сигналов некратных частот.Каждый из этих сигналов поступает на соответствующий вход контролируемого объекта 3 и эталонной логической схемы 4. Сигналы с гп выходов объекта 3 и эталонной 15логической схемы 4 поступают на коммутатор 5, который по команде с узла 9 управления подключает первый выход объекта контроля к анализатору 6 и соответствующий первый выход эталонной логической схемы 4 к другому анализатору 7. На вы ходах объекта контроля и эталона, вследствие наложения входных гармонических сигналов, будут иметь место периодические сигналы сложной формы, представляющие собой сумму гармонических составляющих с 25различными частотами, амплитудами и начальными фазами. Анализаторы...

Номер патента: 656066

Опубликовано: 05.04.1979

Авторы: Долкарт, Пурэ, Степанов

МПК: G06F 15/00

Метки: восстановлением, микропрограммный, процессор, сбоях

...6 управляет блоком сопряжения спамятью 1 и арифметическо-логическим блоком 12, один из входов которого соединен с регистром операнда блока регистров 2, а ко второму входу может быть подключен любой регистр блока регистров 2 с помощью коммутатора выдачи 11. Номер подключаемого регистраопределяется полем выдачи 7 регистра микрокоманды 5.Обработанная в арифметическо-логическом блоке 12 информация может быть 50 передана в любой регистр блока регистров2, номер которого определяется полем номера приема 8 регистра микрокоманды 5.Адресное поле 9 определяет адрес следующей микрокоманды и передается в регистр адреса микрокоманды 10, который управляет выборкой информации из памяти микрокоманд 4. Регистр адреса повтора 18 хранит адрес предыдущей...

Номер патента: 656067

Опубликовано: 05.04.1979

Авторы: Муравьев, Полунов

МПК: G06F 15/173

Метки: графика, моделирования, сетевого

...15 подключены к входам блока оперативной памяти 19. Выходы блока оперативной памяти 19 через шины 12 подключены к элементам памяти 3 диагональных ячеек запоминающей матрицы 1 и к элементам И 8 первой группы.Устройство работает следующим образом, Каждой строке и каждому столбцу запоминающих матриц 1 и 4 соответствует один элемент моделируемого процесса. При этом перечень элементов, соответствующий строкам сверху вниз, одинаков с перечнем элементов, соответствующим столбцам слева направо. В общем случае, если процесс состоит из т элементов, необходимо иметь квадратные матрицы с гп строками и гп столбцами. В элементы памяти 2 и 5 известным способом вносится информация, отображающая логическую взаимосвязь двух рассматриваемых элементов...

Номер патента: 656068

Опубликовано: 05.04.1979

Авторы: Браго, Коротков, Мелик-Шахназаров, Царев

МПК: G06F 17/10, G06G 7/26

Метки: функциональный, частотно-импульсный

...блоком 3 коэффициентя"1КЕо; ггде О =1 или 0; и- разрядность счетчика умножителя 1. Выходная последовательность импульсов двоичного умножителя поступает на суммирующий вход реверсивнсгс счетчика 5. Таким образом, аппроксимирующая ломаная формируется последовательным переходом с одного участка на другойВ момент окончания интервала Т счет импульсов в реверсивном счетчике 5 прекра" щается в пределах одного из участков аппроксимации. При этом число импульсов, зафиксированное в реверсивном счетчике отличается от значения, соответствующего линейной функции преобразования на указаннсм отрезке на величину погрешности, текущее 5 где Мх - число импульсов, поступающее на вход умножителя 1 в пределахинтервала последнего участка аппроксимации до...

Номер патента: 656069

Опубликовано: 05.04.1979

Авторы: Рейхенберг, Шевченко

МПК: G06F 17/10

Метки: координат, преобразования, систем

...двух чисел: огсз 2(первый выход) и Я (нторой выход),зависящие только от номера итерации(следовательно, блок памяти можетбыть постоянным),На управляющие входы сумматороввычитателей 1-7 с выходов блокауправления 14 поступают сигналы орежимах сложения или вычитания посоответствующим информационным входам этих сумматоров-вычитателей.Логика блока 14 описывается таблицей 3. 40 Формула изобретения Таблица 3 Выходной набор Входной набор Г 111 1 - 1 -1 - 1 -1 -1 1 1-1 -1 -1 -1 1 - 1 - 1 - 1- 1 1 д Т ярА 6 % Е М Ит 1 1 0 1 1 1 1 1 1 0 1 1 1 - 1 -1 -1 Первое разностное рекуррентноесоотношение реализуется н регистре 9и сумматорах-нычитателях 2,4,О.Второе соотношение реализуется н регистре 8 и сумматорах-нычитателях 1,5,7. Третье...

Номер патента: 656070

Опубликовано: 05.04.1979

Авторы: Гусев, Морозов

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...подключены соответственно ко входам вещественной и мнимой части второго комплексного числа устройства, а выходы этих блоков соединены со входами соответствующих регистров) выходы которых являются выходами устройства, входы вещественной и мнимой части первого комплексного числа устройства и входы заданияпостоянных коэффициентов устройства соединены соответственно со входами первого и второго сумматоров, выходы которых соединены со входами третьего множительного блока, выход которого соединен с первыми входами третьего и четвертого сумматоров, вторые входы которых подключены соответственно к выходам первого и второго множительного блока, а выходы третьего и четвертого сумматоров соединены со входами соответствующих...

Номер патента: 656071

Опубликовано: 05.04.1979

Авторы: Милов, Тарасенко

МПК: G06F 17/10

Метки: временных, преобразования, сигналов, функционального, частотных

...условий дополнительноподключен ко второму входу управляемого делителя частоты,на чертеже представлена структурная схема устройства.Устройство содержит генераторимпульсов 1, первый элемент И 2,пересчетный блок 3, группу элементовИ 4, элемент ИЛИ 5, управляющий счетчик 6, второй элемент И 7, счетчикрезультата 8, блок задания граничныхусловий (БЗГУ) 9, третий элемент И10 и упранляемый делитель частоты 11,При измерении неизвестной частотыпо периоду Тк устройство осуществляет комбинированную кусочно-кнапб 56071-- 2 й (Т -Т )=1 он х х мин 10 формула изобретения 15 30 Составитель А.ЕрмаковРедактор Л.утехина Техред Н. Бабурка КоРректор Д. Мельничен каз 1528/ Тираж 729 ИИПИ Государствен по делам изобрет ква ЯРаушск Подписное ного...

Номер патента: 656072

Опубликовано: 05.04.1979

Автор: Червяцов

МПК: G06F 15/173

Метки: графа, характеристик

...блока 22, 45Устройство работает следующим образом. устанавливаются в состояние 1и подают сигналы на входы соответствующих ключей 13- 13, и 15 - 15которые, срабатывая подготавливаютцепи прохождения сигнала проверкипроводимости через все связные вершины, Единичные сигналы с триггероввершин и ребер подсчитываются счетчиками 18 и 19, с выходов которыхсигналы поступают соответственнона входы дешифраторов 20 и 21. Дешифраторы 20 и 21 выбирают в матричном запоминающем блоке 22 число,соответствующее вероятности появленияданного исхода розыгрыша вершин иребер,В такте 1 по шине 1 подается сиг 4нал проверки проводимости, которыйпоступает на ключи 101 в 10, и 111 -11. Если первая вершина присутствует в розыгрыше, то триггер 12 находится в...

Номер патента: 656073

Опубликовано: 05.04.1979

Автор: Червяцов

МПК: G06F 15/173

Метки: графа, моделирования, характеристик

...19, счетчики 20 - 20 ячгстей графа, ключ 21, блок 22 дифференцирования, шину 23 опроса.Устройство работает следующимобразом. С помощью блока 13 ключинершин 9 - 9 п и ребер 10 - 10 соединяются между собой в соответствии с топологией графа. Далее устройство работает по тактам,В такте 1 сигналы, поступая по шинам 4 и 4, устанавливают триггеры 11 -, 11, 12 -: 12 ш н нулевое положение и с помощью ключа 21 отключают входы счетчика 18 от нулевых выходов триггеров 11 в . 11 .В такте т по 14 - 14поступа 2ют сигналы результатов розыгрыша состояний вершин на входы тригеров 11 - 11 П, а по шинам 15- 15,поступают сигналы результатов розыгрыша состояний ребер на входы триггеров 12 - 12 Единичное состояние этих триггеров соответствуют...

Номер патента: 656074

Опубликовано: 05.04.1979

Авторы: Есюткин, Карякин, Филаретов

МПК: G06F 17/17, G06F 17/18

Метки: анализатор, спектральный

...в блоке согласования 1 случайный сигнал х разветвляетсяна два канала - синусный и косинусный, Рассмотрим работу одного канала, поскольку другой канал работает аналогично.Поступая на первый вход входного управляемого преобразователя 3 синусного канала, сигнал х;) через инвертор 8 попадает на вход одного ключа 9 и непосредственно на вход другого ключа 9. На вторые(упранляющие) входы ключей подаются кусочно- постоянные сигналы с прямого и инверсного выходов компаратора 10 таким образом, что когда открыт один ключ, то другой закрыт. Компаратор 10 входного управляемого преобразователя полярностей 3 сравнивает дна сигнала - с синусного выхода генератора гармонических сигналов 2 и с первого выхода генератора вспомогательных сигналов 5....

Номер патента: 656075

Опубликовано: 05.04.1979

Автор: Тимофеев

МПК: G06F 17/18

Метки: сигналов, скользящего, случайных, среднего

...блока управления 3 соединен со входами счетчика2, блока выделения приращения сигнала 4, запоминающего блока 6, Второй выход блока управления 3 соединен со входом сумматора 7. Третийвыход блока управления 3 соединенсо входом элемента И 5. Входы запоминающего блока 6 соединены свыходами блока выделения приращениясигнала 4, выходы запоминающего блока 6 соединены с входами сумматора 7. 35 поава я разрешение на элемент И ),и остаток ( й .-11 - 10 =) ) за;шшетсяв счетчик 18 через элементы И 12 иИЛИ 16 Знак ирирашения снимается стриггера )4 (го-тояния 0 исоответствуют знакам плюс и минус соответственно), Посе Окончд -ния интервалаГ; поступают импульсКонецс устройства УГРаьления,который, пройдя через элемент задержки 20, установит в О...

Номер патента: 656076

Опубликовано: 05.04.1979

Авторы: Калявин, Кизуб, Мозгалевский, Никифоров

МПК: G06F 11/263

Метки: дискретных, неисправностей, объектах, поиска

...зафиксирована в момент несовпадения выходных сигналов проверяемых блоков 1, то на выходах проверяемых блоков 1 сохранились логические сигналы (О или 1), характеризующие состояние каждого из проверяемых блоков 1, Задача упрощается благодаря х-му индикатору 14, который указывает х-е идентичные выходы проверяемых блоков 1, на которых зарегистрировано несовпадение сигналов. Подключение контактных щупов 18 типа игла двухвходового элемента6 ко входам к-го элемента 13 позволяет определить с помощью индикатора 17 1-й вход, значение сигнала на котором не совпадает со значениями сигналов на остальных входах. Связанный с 1-м входом 1-го элемента 13 1-й проверяемый блок 1 является на данном этапе неисправным.Случай, когда на 1-м такте х-м...

Номер патента: 656087

Опубликовано: 05.04.1979

Автор: Волковыский

МПК: G06F 7/52

Метки: деления, десятичных, чисел

...входом регистра 3.Работу устройства рассмотрим впредположении, что делитель предварительно нормализован таким образом,чтобы его старшая цифра была не меньше пяти. Это может быть достигнутопутем десятичного сдвига влево делимого и делителя до появления ненулевой циФры в старшем разряде делителя, а при необходимости их последующего удвоения - до получения встаршем разряде делителя цифры, неменьше пяти. 45Первый цикл деления выполняетсяв следующем порядке., На вход схемысравнения 10 поступает код нулевой и первой тетрад делимого с выхода 12 регистра 1. Если этот код меньше константы 05, на выходе схемы10 появляется сигнал, поступающийна вход блока управления 5, которыйвырабатывает сигнал сдвига влево регистров 1 и 3 и через блок 9...

Номер патента: 657428

Опубликовано: 15.04.1979

Автор: Авраменко

МПК: G06F 1/025

Метки: генератор, сигналов, уолша

...мого устройэлементы И Работа устройства эаключаегся в сл дующем,Любая функцичена иэ функцийрования по модуположен в основства. При этомвать минимальноматоров по модуторых равно глдостигается за с я Уолша может быть полуРвдемахера путем сумм лю два, Указанный факт у предлагаемого устрой- предлагается использонеобходимое число сумлю двв, обшее число коПолученный эффект т последовательного ия я в предлни тельты И,етчика леме657428 Составитель В, Лфковактор Н. Каменская Техред 3. фанта Корректор А. Кравченко Тираж 77 арственного коми зобретений и отк Ж, Раущская аз 1797/48 ЦНИИПИ Гос по дела 113035, Москв9 Под тета СССР ры тий наб д. 4 исно патент", г. Ужгород, ул. Проектная,филиал. ФсдГфподключения выходовперфбго счетчика ко входам...