G06F — Обработка цифровых данных с помощью электрических устройств

Номер патента: 662926

Опубликовано: 15.05.1979

Авторы: Лужецкий, Стахов

МПК: G06F 1/02

Метки: генератор, начальными, обобщенных, последовательности, произвольными, условиями, фибоначчи, чисел

...информационный вход сумматораСоставитель И.Сигаловская Техред Л.Алферова Корректор И,Мус едактор Н.К 2701/50исноеЦНИИ Р Тираж 779 ПодлПИ Государственного комитета СССделам изобретений и. открытийМосква, Ж, Раушская наб., д а 13 5 иал ППП Патент, г.ужгород, ул,Проектн. Ыединен д инфврмафи 6 Мньм выходом, сумматора 1. Таким образом полученойервого регистра. Уйравляющие входы первое число из ряда обобщенных чи регистров 2-1-2-(р+1) и сумматора 1 сел Фибоначчи. Код этого числа с ин-соединены с соответствующими выхода- формационного выхода регистра 2-Цми блока 3 управления. Информацион-. поступает на информационный выходный выход регистра 2-1 соединен с генератора, Посл .дующие числа рядаинформационным выходом генератора. обобщенных чисел...

Номер патента: 662927

Опубликовано: 15.05.1979

Авторы: Корчагин, Кравцов, Лакийчук, Садомов, Хохлов, Черейская

МПК: G06F 1/02

Метки: гармонических, генератор, функций, цифровой

...значений сов- , Ып -достаточно хранить в блоке памяти 1 1 О, (200 сложить вычесть 01 10 сложить вычесть Код четверти однозначно соответствующей команде в сумматоре 2 и знаку функций образуется в счетчике ф 3.При переходе аргумента после очередного слежения или вычитания в со седнюю четверть осуществляются пре- образования полученного аргумента, коТ а б л и ц а 2 азованиегумента сложить Е 1+ 0 1+ + 0 2 0 есть сложить вычесть 7. 3.+Э+1+ 4 11 3 абл раэованиумента одержим умматор льт щий 01 сложить1+Э Я 1+Э 2 выче 1 сло 0 вычес е ф+Э 1 соответствует един ряда. дше е чан э 2 юк 1 й 3 ,-,"1 Ж, торые сводятся для сумматора комбинационного типа, выйолняющего операции сложения и вычитания в прямомкоде, к преобразованиям, приведеннымв табл.2, а...

Номер патента: 662929

Опубликовано: 15.05.1979

Авторы: Мацнев, Непомнящих, Никольский

МПК: G06F 3/14

Метки: графической, информации, отображения, трубки, экране, электроннолучевой

...в исходную точку, заданную преобразователями 9,14. Однако, во время отработки вектора содержимое регистров приращений 5,6 суммируется с содержимым соответствующих сумматоров 3,4. Поэтому, после отработки вектора, по сигналу с блока управления содержимое приращения, занесенное в регистры приращений 5,6 подаются на соответствующиесумматоры 3,4 не целиком, а частями,количество которых определяется блоком управления 2 и зависит от величины наибольщего приращения по координате для данного, отрабатываемого,вектора. То есть, вектор делится начасти, величина которых определяется командами с блока управления, Деленйе происходит в коммутаторах 19,20,которые в простейшем случае представляют собой клапаны,на входы которых заводятся по элементу ИЛИ...

Номер патента: 662930

Опубликовано: 15.05.1979

Авторы: Стахов, Фомичев

МПК: G06F 5/00

Метки: минимальной, приведения, р-кодов, фибоначчи, форме

...находящиеся, до приходаинформации на входы 10, в нулевомсостоянии. При подаче единичногосИгнала на управляющий вход 9 устройства, этот сигнал поступает наодин из входов элемента 12 И всехблоков 1. Элемент 12 И, будучи связанным с триггерами 11 блоков 1 0-го,(М) и (Р-1) так,как описано выше,анализирует состояние триггеров 11этих блоков, На всех входах элемента 12 И будет присутствовать единичный сигнал, т.е. выполнится условиесвертки, если триггер 11 -го блока1 находится в нулевом состоянии, а б 0 триггера 11 (1 1) и (2-1-1) блоков 1находятся в единичном состоянии и науправляющий вход 9 поступает единичный сигнал. В этом случае на выходеэлемента 12 И 8-го блока 1 вырабатывается единичный сигнал, который поФормула изобретения 1....

Номер патента: 662934

Опубликовано: 15.05.1979

Авторы: Соляниченко, Стахов

МПК: G06F 7/02

Метки: р-кодов, сравнения, фибоначчи

...1 и 2. Единичные нулевые выходы каждого из регистров 1 и 2 соединены со входами соответствующих одноразрядных блоков сравнения, которые производят сравнения одноименных разрядов и-разрядных регистров хранения р-кодов Фибоначчи и выдают сигнал о равенстве или неравенстве одноименных разрядов. При поступлении по шине управления разрешающего единичного сигнала происходит сравнение одноименных старших разрядов. ЕсЛи значения не совпадают и первый код больше второго, то на выходе элемента И - НЕ 8 (см. фиг. 2) исчезнет единичный сигнал, что, в свою очередь, приведет к появлению единичного сигнала на выходе первого элемента И - НЕ 9, что свидетельствует, что первый код больше второго. При этом на выходе элемента И - НЕ 7 единичный...

Номер патента: 662935

Опубликовано: 15.05.1979

Авторы: Долголенко, Корчинская, Луцкий

МПК: G06F 7/38

Метки: арифметических, выполнения, конвейерное, множеством, одновременного, операций, п-разрядных, чисел

...табл,2, то бла 1 бдаря"йалйчию кода 1в триггере 1 откроется схема 50 .14; и связанные с ее выходами схемы 15; и 16. Это приведет к тому, чтосостояние триггеров 4, 52 р 1 3 у 4 р 5 еф2 е+2 и 3;, изменится в срответствии с первыми двумя строками табл.2. Вследствие этого произойдет преобразование кодов двух соседних цифр частичного результата вида ОТ и 11 соответственно в коды 11 и О 1, Если же в триггерах 4, 5, 4 н 1 и 5,1 находится такая же ин ОФормация, как в двух нижних строках табл,2, то благодаря наличию кода1 в триггере 1; , откроется схема 10; и связанные с ее выходами схемы 11 е и 12 е . Это приведет к 65( квазиканоническим кодом, а содержимое триггеров 4; и 5;, а также 21 и 3;+1 остается прежним, поскольку схема 13; заперта...

Номер патента: 662936

Опубликовано: 15.05.1979

Авторы: Жабин, Корнейчук, Тарасенко

МПК: G06F 7/38

Метки: арифметическое, выполнения, несколькими, операций, числами

...662936 группы иэ И операндов (в последнем цикле число операндов может быть меньше И),В исходном состоянии в первом разряде регистра сдвига 6 записана единица, а в регистре 4 конца операции единица записана в разряде с номером 5 к(вод И),если к(оядИ) 0; И, если к (яос 3 И 1 = О. В каждом 1-м такте первого цикла на, 1 Овходные шины операндов 101-10+1 поступают 1-е разряды соответствуюащхоперандов . Каждый решающий блок 11 -1выполняет определенную операцию, атактирующие сигналы для них вырабатывает блок управления 2. После выполнения первых Ь+1 тактов на выходах решающего блока 11 присутствуетпервый разряд избыточного кода первого промежуточного результата.В (Ь+2)-м такте этот разряд начинаетобрабатываться в решающем блоке 12,для...

Номер патента: 662937

Опубликовано: 15.05.1979

Авторы: Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 7/38

Метки: вычисления, функции

...16, в (1-1)-йразряд содержимого входного регистра 1 прибавляется единица. Если единичный сигнал поступает на информационный вход 18, единица прибавляетсяв 1-й разряд содержимого входногорегистра 1. Если же на информационных входах 16,17 присутствуют нули,содержимое регистра 1 не меняется, 45К началу второго такта сигналы с информационных, входов 16,17 снима" ,ются, а на управляющем входе 19 устанавливается единичный сигнал, кото" рый присутствует до конца 1-го Цикла вычислений.Во втором, третьем, четвертом и пятом тактах управляющий сигнал поступа" ет также на управляющий вход 18. По 55 этому сигналу в регистр 1 производит,ся прием кода, значение которого равно алгебраической сумме кода, находившегося в регистре 1 к. началу такта и...

Номер патента: 662941

Опубликовано: 15.05.1979

Авторы: Лужецкий, Стахов

МПК: G06F 7/52

Метки: умножения, целых, чисел

...выход которого соединен со вторым входом сумматора; авыход блока управЛения соединен суправляющим входом генераторапоследовательности обобщенных чисел Фибоначчи, вход которого является вторым входом устройстваНа чертеже показана функциональная схема устройства для умножения целых чисел. Устройство содержит генератор, последовательности обобщенных чиселФибоначчи 1, предназначенный дляпоследовательного формирования обобщенных чисел фибоначчи, сумматор 2,предназначенный для получения суммысоответствующих обобщенных чисел фи"боначчи, регистр частичных произведений 3, предназначенный для храненияпромежуточных сумм, регистр множителя 4, в котором хранится р-код фибо"наччи множителя, блок управления 5,осуществляющий управление...

Номер патента: 662942

Опубликовано: 15.05.1979

Авторы: Бабушкин, Братальский, Златников, Золотаревский, Субботин

МПК: G06F 11/00

Метки: арифметическое, контролем, суммами, условными

...есть сигналпереноса на выходе 51, или сумма свыхода 46, если есть сигнал нулевогопереноса на выходе 58,Сумма, разрядов слагаемых с номерами разрядов от к-го до (-1)-гос учетом поступления единичного переноса формируется в сумматоре 4 навосходе 47, сумма части разрядов слагаемых с номерами разрядов от к-годо И -1) -го с учетом поступлениянулевого переноса формируется в сумматоре 5 на выходе 48. В регистррезультата 38 поступает или суммас вйхода 47 если есть сигнал навыходе схем И 24 и 26, или поступает 35 сумма с выхода 45, если есть сигнална выходе элементов И 25 и 27.Следующие разряды слагаемых суммируются аналогично рассМотренным.Цля контроля суммы от-го до 40 (к) -го разрядов слагаемых служитсхема сравнения 40, Если 1 -разряды...

Номер патента: 662943

Опубликовано: 15.05.1979

Авторы: Вертлиб, Гордон

МПК: G06F 17/18

Метки: величины, значения, модуля, отклонения, случайной, среднего, среднеквадратичного

...переходит в состояние 1 (фиг,2,д) момент 11 ) посигналам управления, поступающим навходы С и 8 этого триггера. При этомна выходе элемента И 1 появляется пакет импульсов, поступающий на входсчетчика 7. Через интервал времени,ранный и/2 периодов следования квантующих импульсов, поступающих напервый вход, на выходе счетчика 7 появляется импульс 1 (фиг.7,ж) и триггер 8 переходит н состояние 1,10 Через ключ 9 этот импульс не проходит, так как ключ 9 в это время закрыт отрицательным импульсом (фиг,2 б) .При появлении на третьем входе отрицательного перепада (фиг.2,в) триггер 5 переходит в состояние О (момент 1 ), а в счетчике 7 будет записано х 1 импульсов, где х 1- количество импульсов, поступающихна первый вход (фиг,2,а) за нремя от момента...

Номер патента: 662945

Опубликовано: 15.05.1979

Авторы: Борнгардт, Кавкин, Любезников, Павленко, Шутов, Яковлев

МПК: G06F 17/00

Метки: вычислительная, данных, многоканальная, хроматографических

...запоминающее устройство 3 (ПЗУ), центральный процессор 4, устройство ввода данных 5, устройство вывода данных б. Блок 1 может включать отдельные ЛЦП для каждого канала или один ЛЦП с переключением каналов на входе.Опсративное запоминающее устройство 2 включает в себя дешифратор 7, накопитель, включающий канальные зоны 8, 9, 10, 11, общую зону 12 и область адреса команды 13, регистр числа 14,В состав центрального процессора входят регистр номера канала 15, устройство управления 16, арифметическое устройство 17, а в состав постоянного запоминающего устройства - дешифратор адреса 18, накопитель команд 19, регистр команд 20,В течение интервала времени по одной и той же программе без изменения адресной части команд поочередно для каждого...

Номер патента: 662946

Опубликовано: 15.05.1979

Автор: Киселев

МПК: G01R 31/02, G06F 17/00

Метки: монтажа, проверки

...адрес начальной точки цепи. По окончании печати триггер 23 устанавливается в исходное состояние сигналом узла 35, а блок 2 выбирает следующий адрес. При даль-. нейшем переборе адресов сигналами несравнения триггер 24 устанавливается в единичное состояние. Сигнал с инверсного выхода триггера 24 поступает на вход блока 1, и обеспечивает блокирование обращения к блоку ввода п 1 эограммы из-за того, что регистратор 6 обнаружил наличие гальваничес-. кой связи раньше, чем код счетчикадешифратора 11 совпал с кодом регистра 14. Код адреса счетчика-дешифратора 11 и признак лишняя. точка с триггера 24 поступают на узел 35-для печати. 11 о окончании печати триггер 24 приводится в исходное состояние сигналом, который выработался вузле печати и...

Номер патента: 664165

Опубликовано: 25.05.1979

Авторы: Глущук, Малаший

МПК: G06F 3/06

Метки: ввода, информации, перфокарт

...определенныйпопэзициэнный порядок информации в ко-,лонке перфокарты. ЬН Н - (ь 1 С -ср У ф где Ле -величина временной оанержки;-выс от а срезанного скос аиерфокареы;ьН -суммарная величина технологических отклонений изготовления тракта подачи перфокарт, установки датчиков, Мугловых размеров перфокарты;Ч -скорость перемещения перфо:- карты.В течение временидатчик скосаН1перфокарты 8 будет находиться в исходном ) состоянии "0" и,следовательно, на выходе элемента НЕ 16 будет уровень 1".Сигналы 1 с выходов элемента задержки18 и элемента НЕ 16 поступают на входы элемента И 13, на выходе которого,появляется уровень ф 1. Этот уровень поступает на вход элемента И-НЕ 11. Навсех трех его входах будут уровни й 1 фй . 3 на фиг. 2...

Номер патента: 664166

Опубликовано: 25.05.1979

Авторы: Нахтигаль, Овчинникова, Снегирев

МПК: G06F 3/14

Метки: алфавитноцифровой, информации, отображения

...выдает равномерную по времени последовательность импульсов, которые подаютсяна вход сдвигового регистра б. Сдвиговый регистр имеет несколько выхо-дов, количество которых определяетсяконфигурацией и.желаемым качествомвоспроизведения знака. На каждом иэвыходов сдвигового регистра последовательно во времени появляется перепад напряжения с приходом очередноготактового импульса от генератора 1.Фронт каждого перепада в блоке 3интеграторов интегрируется до нужнойстепени и затем параллельно подает(дя на первые входы блоков 4, 5, вто664166 Формула изобретения ЦНИИ каз 3001/46 Тираж 779 Подписи ППП Патент, г. Ужгород, ул, Проектная,4 ф рые входы которых соединены с блоком 2 памяти. В соответствии с кодом выбранного знака из блока 2 выбирается...

Номер патента: 664168

Опубликовано: 25.05.1979

Авторы: Корнев, Пискунов

МПК: G06F 7/00

Метки: вычислительная, однородная, структура

...показано направление падения на блок фильтров 1 поля излучения. Блок 1 представляет собой пластину сегнетоэлектрика 23 с напыленными н нее электродами 24 (перестраиваемцй фильтр фабри-Перо), число пар электродов равно девяти (максимальной длине левой части команды подстановки, реализуемой ячейкой) .Блок детектирования 2 - это поперечный Фоторезистор 25 с электродами 26.40 Третий слой образует управляющую плату 27, на которой для каждого элемента размещены коммутатор 5, элемент памяти б, блок настройки 3, например, Все в микроэлектронном транзисторном 45 исполнении, Блок настройки 3 представляет собой совокупность сумматоров, складывающих два уровня напряжения: с выходов элементов памяти 6 и от внешнего управляющего входа 13, 50 Элемент...

Номер патента: 664169

Опубликовано: 25.05.1979

Автор: Фет

МПК: G06F 7/00

Метки: однородной, среды, ячейка

...в 1 левых столбцах.Итак, выходы х нижней границыпредлагаемой двумерной однороднойструктуры образуют фшкалу, по которой непосредственно отсчитываетсяколичество единиц, содержащихся взаданном логическом векторе.2. Определение положения К-й едйницы,,Для выполнения этой операции навходы 5 всех ячеек левой границыматрицы подаются константы Г=О, навходы 2 верхней границы во всехстолбцах, кроме К-го, подаются сигналы у=О, а в к-и столбце у=1,При этом, согласно (3), во всехячейках к-го Столбца Г й+з 1, Бо условие гав=1 выполняется в единственной ячейке к-го столбца, а именно,в ячейке, находящейся в строке, соответствующей к-й единице исходного вектора. В этой единственной ячейке возникает сигнал Г" =1, который в соответствии с (3)...

Номер патента: 664170

Опубликовано: 25.05.1979

Авторы: Любинский, Макаров

МПК: G06F 7/02

Метки: двоичных, сравнения, чисел

...сдвига сдвигающего регистра 2, обеспечивая сдвиг фединицы на один разряд,и на шину сброса накапливающего сумматора 7, который устанавливается внулевое состояние.Во втором и последующих тактахсравнения первым в накапливающий сумматор 7 записывается наибольшее число в прямом коде, выбранное э предыдущих тактах. Номер этого числа определяется положением единицы втретьем регистре, Вторым числом вобратном коде в каждом такте сравнения записываются в накапливающийсумматор 7 очередные сравниваемыечисла. После каждого такта сравненияединица в сдвигающем регистре 2сдвигается на один разряд в сторонустарших разрядов, Переписы",ается этафединица в соответствующий триггер регистра результата 3, если вочередном такте сравнения второечисло оказалось...

Номер патента: 664171

Опубликовано: 25.05.1979

Автор: Войников

МПК: G06F 7/38

Метки: арифметическое

...сдвигов вправо частичного произведения, так как при всех других состояниях этих разрядов сдвиг частичного произведения производится на два разряда.,Таблица 2 двиг на 3 разряда вправощего устроИстна переписывается на регистр 2, а второй (множитель) нэ регистра 1 результата через элементы 9-10 И и элементы 18-19 ИЛИ переписывается в регистр 3 множителя (перед выполнением любой операции один иэ операндов находится н регистре 1 Ь результата) . Кроме этого, в этом такте умножения блок 7 управления записывает единицу в триггер 25 по шине 33, которая не переписывается на триггер первого знакового разряда,10 так как элементы 11, 12 И регистра 3 закрыты сигналом, поступающим с шины 35 блока 7 управления, Во втором так - те умножения элементы...

Номер патента: 664172

Опубликовано: 25.05.1979

Автор: Штейнберг

МПК: G06F 7/52

Метки: множительное, управляемое, цифровое

...коэф Фициента умножения, а на входную инФормационную шину 13 подается исходная число-импульсная последовательность.На первый вход элемента 7 ИЛИ с обьединенных выходов группы 3 элементов И поступает число-импульсная последовательностьАвв 2 фгде А - код числа, установленный на шинах 16. На первый вход элемента 8 ИЛИ с объединенных выходов группы 4 элементов И поступает число-импульсная последовательностьВМва фгде В - код числа, установленный на шинах 17. С выхода элемента 7 ИЛИ на первый вход сумматора 10 поступает число-импульсная последователь- ность ф пф "вфв 1 Й ф 2 ) юа с выхода элемента 8 ИЛИ на второйвход сумматора 10 по"тупает числоимпульсная последовательностьи,В+к- я(,.в.г- ),С выхода сумматора 10 поступает число-импульсная...

Номер патента: 664173

Опубликовано: 25.05.1979

Авторы: Долкарт, Крамфус, Пурэ, Степанов

МПК: G06F 15/00

Метки: микропрограммный, процессор

...своесодержимое на единицу после выполне"ния каждой команды. Команды переходов могут полностью менять содержимое счетчика 3 команд.Работой операционного блока 1 управляет блок 4 микропрограммного уп"равления, который считывает текущие 15микрокоманды иэ постоянной памяти 5.Коммутатор б адреса передает адресвыбираемой микрокоманды из блока 4микропрограммного управления на входпостоянной памяти 5,Поскольку програмьк операционнойсистемы являются в отличие от программ пользоьателей постоянными, тоони могут быть записаны в постояннойпамяти 5. При этом ускоряется их выполнение и разгружается оперативнаяпамять, что особенно важно для многопроцессорных систем.Работа процессора при выполнениипрограмм операционной системы производится следующим...

Номер патента: 664174

Опубликовано: 25.05.1979

Авторы: Богданов, Валкин, Сопрунов

МПК: G06F 15/02

Метки: кассовый, регистратор

...счетчика 13 блока 8 адаптивного выбора. При этом изменится состояние счетчика 13 и следовательно, в арифметическом блоке 5 будет Формироваться адрес следующей группы оперативных ячеек памяти. По окончании импульса, поступающего на вход блока 7, последний вновь вырабатывает запрещающий потенциал на вы",оде. Ввод остальных реквизитов операции производится аналогичным образом. Если разрядность вводимой информации не будет соответствовать формату ввода, или оператором будет нажата клавиша, не предусмотренная форматом ввода, то потенциал, поступающий с выхода блока 7 выявления ошибочных нажатий, станет запрещающим и блокирует в блоке 3 формирования команд и арифметическом блоке 5 фиксацию ошибочных команд или информации, а в блоке 2 ввода -...

Номер патента: 664175

Опубликовано: 25.05.1979

Авторы: Девяткин, Кузнецов, Потапенко, Хмелевской

МПК: G06F 15/173

Метки: выбора, данных, задач, системе, целевой

...И 9 и по отношению к элементам И имитации, для которых триггерыимитации входных дуг находятся в состоянии 1,Согласно структуре ориентированного графа одной вершине, выделенной спомощью группы элементов И 9, могут,следовать несколько вершин, Поэтомувыход одного элемента И группы можетбыть соединен с опрашинающими входаминескольких двухвходовых элементов И10, выходы которых, соединены с раз- Мрешающими входами элементов запрета 11,Подключением выходов элементов И10 на запрещающие входы элементонзапрета 11 реализуется следующий алгоритм оценки вершин, выбранных с помощью элементов И 10:из нескольких вершин выбираетсяодна, принадЛежащая более высокомууровню обобщения данных; 35в случае принадлежности вершинодному уровню обобщения...

Номер патента: 664176

Опубликовано: 25.05.1979

Авторы: Кан, Раков, Раскина, Спиридонов

МПК: G06F 17/18, G06G 7/52

Метки: гистограммы, нормированной

...цифро-аналового .преобразователя данной цепочки и с соответствующим входом блока выделения максимума, выходы которого подключены соответственно к управляющим входам управляемых делителей напряжения, выход каждого из ко664176 каз 3002/47 Тираж 779 Подписное ЦНИИ ПИ Патент, г.ужгород,ул, Проектна и ад 3вторых соединен с входом индикатораданной цепочки.На чертеже дана структурная схемаустройства.Оно содержит И-последовательносоединенных накопительных счетчиков1, цифро-аналоговых преобразователей52, управляемых, делителей 3 напряжения и индикаторов 4, и блок 5 выде" ления максимума, включенный междувыходами цифро-аналоговых преобразователей 2 и управляющими входами управляемых делителей 3 напряжения,Устройство работает следующим...

Номер патента: 664177

Опубликовано: 25.05.1979

Авторы: Басов, Дробот, Пржелясковский

МПК: G01R 31/02, G06F 17/00

Метки: монтажа, проверки

...поразрядногосравнения появится сигнал о наличиипризнака,Этот сигнал переводит в запрещенное состояние и фиксирует в нем соответствующий распределитель 13. Черезопределенное количество импульсовзависящее от максимального количе.ства разрядов в регистрах памяти) врегистрах опроса 12 будет записан ад"рес обнаруженной точки с признакоми блок б анализа, получив сигнал результата сравнения адресов из схемы18 сравнения адресов, выдает сигналправильности или неправильности монтажа. Одновременно по мере заполнения соответствующих регистров 12 наинверсных входах, соответствующих регистров памяти 5 будут находитьсясигналы, которые при поступлении разрешающего сигнала сброса через элементы,задержки на заданное время задержки 9 1 эадержка необходима...

Номер патента: 664178

Опубликовано: 25.05.1979

Авторы: Абясов, Ажоткин, Гаврилов, Кушуль, Мардер, Сковородин, Хвощенко

МПК: G05B 23/02, G06F 17/00

Метки: больших, интегральных, схем

...для данного типа БИС. В регистр 5 выходной тестовой комбинации из блока 3 памяти поступает выходная тестовая комбинация каждого контролируемого теста исследуемой большой интегральной схемы б, Регистр 5 соединен с многоканальным амплитудным дискриминатором 7 для задания порога каждого канала дискриминатора, В блок 3 памяти из УВМ 1 поступает импульс запроса. В каждой ячейке блока 3 памяти выделен ряд разрядов,в которых записывается число циклов тактового генератора, в течение которых на БИС 6 должна подаваться данная тестовая комбинация входных воздействий и один разряд, в котором записывается признак циклов для повторения группы тестов. При считывании из ячейки блока 3 памяти на входы контролируемой БИС б подаютсявходные воздействия, а...

Номер патента: 664179

Опубликовано: 25.05.1979

Авторы: Арутюнян, Кривуля, Немченко

МПК: G06F 17/00

Метки: диагностических, сигналов

...блок 5 памяти эталонных признаков, узел б присвоения весов, счетчик 7 приближений,узел 8 индикации, регистр 9 приближе"ний и блок 10 сравнения.Устройство работает в режиме определения функции приближения Рспо формуле Г =Е (Х,О+ Ч;)2,и1.-1ГДЕ 1:О2, ",К,и в режиме выделения ГннВ первом режиме работает устройство известное, по авт.св. Р 546895.В результате работы устройства в пер179 Отратар Составит ова Техред М 4 аВ ВШ В М МВ Тифаж 77 ЦНИИПИ Государ по делам иэо 3035 Москва Аель С. Нетк п тевКорректор Подписноеомитета СССР открытий ая наб. д. 4 ул. Проектна О. Ковинская Редактор И. Разуветаю аит ЪевЗаказ 30 б 2/47 9ственного бретений и -35 Рашс ПП Патент ФилиалУ 3 664 вом режиме на счетчике 7 сформирована функция приближения Рр Значение...

Номер патента: 665302

Опубликовано: 30.05.1979

Авторы: Столпнер, Якеревич

МПК: G06F 3/02

Метки: ввода, информации

...отнести большое количество подвижных элементов-клавиш. Это приводит к усложнению устройства и к уменьшению его надежности.Цель изобретения - упрощение устройства и увеличение его надежности.Для достижения указанной цели органы ввода знаков выполнены в виде углублений (лунок) для пальцев оператора, расположенных на панели в местах пересечения каналов строк и столбцов. Глубина лунок й равна или превышает глубину залегания каналов а, а расстояние от последней лунки до приемника энергиибг=- (а - О)где а - глубина залегания6 - высота канала;з - размер лунки в направлении кана665302 П= П= аказ 1133/11 Изд,334 Тираж 779 Подписно 11 ПО Пояс Типография, пр, Сапунов 3В зависимости от вида используемой энергии могут применяться оптические,...

Номер патента: 665303

Опубликовано: 30.05.1979

Авторы: Сидоренко, Шистко

МПК: G06F 7/38

Метки: перебора, сочетаний

...переключатель режимовс выходом блока формирователя серий импульсов 21.Недостатки устройства - большое количество аппаратуры и невысокое быстродействие,Цель изобретения - упрощение устройства и повышение быстродействия.Поставленная цель достигается тем,-й (т=1, , т) выход 1-го (1=1, ,кольцевого счетчика соединен с (т+1входом (1 - 1)-го кольцевого счетчика, ивые входы всех кольцевых счетчиков яв665303 Составитель В. Евстигн Техред Н. Строганова ректор И. позняковская Редактор И. Грузова Изд.334 Тираж 779дарственного комитета СССР ио делам изобретений 113035, Москва, Ж, Раушская наб., д, 4/5 Заказ 1133/12НПО Поиск Г Подписное открытий ипография, пр. Сапунова, 2 ются входами сброса счетчиков, счетныс входы счетчиков - входами запуска...

Номер патента: 665826

Опубликовано: 30.05.1979

Авторы: Жан, Филип

МПК: G06F 15/173, G06F 15/177

Метки: информационная, конечным, между, начальным, оптимального, поиска, пути, системы, состоянием

...5, вычисленной, начиная с адреса, расположенного сразу после нижнего адреса В, а затем О до верхнего адреса; после последней обработки выпол няется суммирование всех 1, записанных вплоть до точки прихода включительно, что дает характеристический модуль этой точки прихода.Запоминающее устройство машины обра зовано числом позиций на 1 бит, равным числу ячеек, т, е. Р, причем каждый бит представляет приращение на величину 0 или 1 для соответственной ячейки. Для избежания необходимости одновременной об работки всех Р позиций ЗУ, связанных со всеми Р адресами ячеек, предпочтительно выполнить 34 на 2 ч линеек на 2" битов каждая, при Р=2 ч+". Линейка, к которой относится адрес, определяется тогда всеми би 17 16 15 14 13 12 11 109 8 7 6 5 4...