Устройство для вычисления логарифмачисла

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ Сфез Советсиик Социалистическик Республик(5)М, Клз С 06 Г 7/556 Государственный комитет СССР по делам изобретений и открытий(088.8) Дата опубликования описания 23. 07. 81(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛОГАРИФМА Изобретение относится к вычисли- тельной технике и предназначено для вычисления логарифма при основании два от числа, представленного одиннадцатираэрядным параллельным двоичным потенциальным кодом, и может быть использовано в цифровых устройствах обнаружения радиолокационных сигналов.1 ОИзвестно усъройство, содержащее регистр числа, блок памяти, блок деления, схему сравнения, сдвиговый регистр, регистры результата и блок управления 11.Недостатком такого устройства является низкое быстродействие.Наиболее близким к изобретению по технической сущности является устройство, содержащее блок управления, блок сдвига, параллельный сумматор, .первый элемент ИЛИ и первый элемент -И, причем группа выходов блока уп; равления подключена к первой группе входов блока сдвига, второй, третий, четвертый и пятый элементы И, второй .элемент ИЛИ, первый и второй элемент НЕ, дешифратор и шифратор, причем выходы шифратора являются выходами устройства, а входы соединены с группой выходов блока управления, ЗО группа входов устройства подключенак группе входов блока управления ивторой группе входов блока сдвига,первый, второй, третий, четвертыйи пятый выходы которого подключенык первым входам первого, второго,третьего, четвертого и пятого разрядов параллельного сумматора,а первый и второй выходы блока сдвигаподключены к первому и второму входам.дешифратора, третий, четвертыйи пятый выходы блока сдвига присоединены к входам первого элемента И,выход которого соединен с первымивходами второго и третьего элементов И и входом первого элемента НЕ,выход которого присоединен к первому входу первого элемента ИЛИ, второй вход которого подключен к первому выходу дешифратора, а выход первого элемента ИЛИ подключен к второму входу второго разряда параллельного сумматора, вторые входы второгои третьего элементов И подключены квторому и третвему выходам дешифратора, первый и второй вход четвертого элемента И подсоединен к третьемувыходу блока сдвига и третьему выходу дешифратора, соответственно,третий выход блока сдвига соединенс входом второго элемента НЕ, выходкоторого подсоединен к первому входупятого элемента И, второй вход которого подключен к четвертому выходудешифратора, выход третьего,элемента И подсоединен к входу переноса первого разряда сумматора, выходы второго, четвертого и пятого элементов Иподсоединены к первому, второму,третьему и четвертому входам второго,элемента ИЛИ, выход которого соединенс вторым входом второго разряда сумматора, выходы которого являются выходами устройства.устройство вычисляет логарифм числа, представленного параллельным двоичным шестиразрядным кодом, в виде 15трехразрядного кода порядка и пятиразрядного кода мантиссы П 1,Однако у известного устройства низкая точность вычислений.Цель изобретения - повышение точ- Щности вычисления логарифма числа приосновании два, представленного один. надцатиразрядным двоичным параллельным кодом.Поставленная цель достигается тем,что в устройство, содержащее блокуправления, блок сдвига, первый сумматор, дешифратор и шифратор, причемвыходы шифратора соединены с выходами порядка логарифма устройства, входы шифратора соединены с выходамиблока управления, входы устройстваподключены к входам блока управленияи первой группе входов блока сдвига,дополнительно введены второй сумматор, три регистра, одиннадцативходовые первый и второй преобразователи кода, причем управляющие входырегистров соединены с входами управления устройства, информационныевходы с первого по десятый первого 40. регистра подключены к соответствующимвыходам блока сдвига, выходы первого регистра подключены к входам соответствующих разрядов первой группыпервого сумматоРа, выходы с пеРвогопо восьмой третьего регистра соединены соответственно с восьмого по первый разрядными входами первой группы второго сумматора, входы девятогои десятого разрядов первой группыкоторого соединены с входом переносамладшего разряда и входом управленияустройства, выходы с первого по десятый второго сумматора являются выходами устройства, входы разрядов второй группы второго сумматора соедине- фны соответственно с выходами разрядов второго регистра, входы разрядовкоторого соединены с соответствующими выходами разрядов первого сумматора, входы с первого по восьмой Щразрядов второй группы которого соединены соответственно с выходами свосьмого по первый, первого преобразователя кода, первый выход первогорегистра соединен также с вторым вхо дом дешифратора, входом переноса младшего разряда первого сумматора, первым и четвертым входами третьего регистра и первыми входами первого и второго преобразователей кода, второй выход первого регистра соединен с первым входом дешифратора и одиннадцатым входом второго преобразователя кода, третий и четвертый выходы перого регистра соединены с вторым и ретьим нходами каждого преобразователя кода, пятый выход первого регистра соединен с четвертым входом первого преобразователя кода, шес-, той, седьмой и восьмой выходы перво го регистра и первый выход дешифратора соединены соответственно с пятым, шестым, седьмым и восьмым входами перйого преобразователя кода, второй и третий выходы дешифратора соединены с одиннадцатым и девятым входами первого преобразователя кода и восьмым и девятым входами второго преобразователя кода, четвертый выход дешифратора соединен с десятыми входами преобразователей кода и вторым и третьим:входами третьего реги-. стра, пятый, шестой, седьмой и восьмой входы которого соединены с первым,вторым, третьими четвертым выходами второго преобразователя кода.Кроме того, первый преобразователь кода содержит два элемента НЕ, элемент ИЛИ, элемент И, элемент 2 И-ИЛИ, четыре элемента ЗИ-ЙЛИ и восьмиразрядный сумматор по модулю два, причем входы с первого по шестой первого элемента ЗИ-ИЛИ подключены соответственно к выходу первого элемента НЕ, четвертому, шестому, девятому, седьмому и десятому входам преобразователя кода, вход первого элемента НЕ соединен с перным входом преобразователя кода, входы с первого по шестой второго элемента ЗИ-ИЛИ подключены соответственно к выходу первого элемента НЕ, третьему, восьмому, девятому, шестому и десятому входам преобразователя кода, входы с первого по пятый третьего элемеита ЗИ-ИЛИ подключены соответстненно к второму, десятому, четвертому, девятому и десятому входам преобра" зователя кода, входы с первого по пятый четвертого элемента ЗИ-ИЛИ подключены соответственно к выходу элемента ИЛИ, четвертому, одиннадцатому, третьему и девятому входам преобразователя кода, входы элемента ИЛИ подключены соответственно к носьмому и десятому входам преобразователя кода, входы с перного по четвертый элемента 2 И-ИЛИ подключены соответственно к выходу элемента ИЛИ, второму, девятому и второму входам преобразователя кода, входы элемента И подключены соответственно к второму входу преобразователя кода и выходу элемента ИЛИ, вход второго элемента НЕ соединен с восьмым входом преобразователя кода, первая группа нходов с первого по восьмой восьмираэрядного сумматора по модулю два .подключены к первому входу преобразователя кода, вторая группа входов с,первого по восьмой восьмиразрядного сумматора по модулю два подключены соответственно к десятому входу преобразователя кода, выходу второго элемента НЕ, выходу элемента И,0 выходу элемента 2 И-ИЛИ, выходу четвертого элемента ЗИ-ИЛЙ, выходу третьего элемента ЗИ-ИЛЙ, выходу второго элемента ЗИ-ИЛИ и выходу первоГо элемента ЗИ-ИЛИ, выходы разрядов с первого по восьмой суммато ра по модулю два соединены с соответствующими выходами первого преобразователя кода.При этом второй преобразователь кода содержит три элемента НЕ, пять 3) элементов И, элемент 2 И-ИЛИ, элемент ЗИ-ИЛИ и два элемента ИЛИ, причем входы элементов НЕ подключены соответственно к седьмому, второму и четвертому входам второго преобразователя, входы с первого по четвертый элемента 2 И-ИЛИ подключены соответственно к шестому, седьмому и третьему входам второго преобразователя кода и выходу первого элемента НЕ, входы с первого по шестой элементы ЗИ-ИЛИ соединены соответственно с пятым, седьмым, вторым и десятым входами, второго преобразователя кода, выходом элемента ИЛИ и выходом второго элемента НЕ, первый и второй входы первого элемента И соединены соответственно с выходом третьего элемента НЕ и седьмым входом второго преобразователя кода, входы второго элемента И соединены соответственно 40 с одиннадцатым и денятым входами второго преобразователя кода, входы третьего элемента И соединены с четвертым и седьмым входами второго преобразователя кода, входы четвертого 45 элемента И соединены с первым и девятым входами вгорого преобразователя кода, входы первого элемента ИЛИ соединены с выходом первого элемента И, восьмым входом второго преобра зователя кода, выходом второго и выходом третьего элементов И, входы второго элемента ИЛИ соединены с вы-. ходами третьего и четвертого элементов И и десятым входом второго пре 55 образователя кода, выходы элементов 2 И-ИЛИ, ЗИ-ИЛИ, первого и второго элементов ИЛИ соединены соответственно с выходами с первого по четвертый второго преобразователя кода.На фиг. 1 показана блок-схема уст-ЮО ройства; на фиг. 2 - схема первого, преобразователя кода; на Фиг. 3- схема второго преобразователя кода.Устройство содержит блок 1 управления, блок 2 сдвига, шифратор 3, 65 первый регистр 4, дешифратор 5, первый преобразователь 6 кода, первый сумматор 7, второй регистр 8, второй преобразователь 9 кода, третий регистр 10 и второй сумматор 11.Перный преобразователь кода (фиг.2) содержит элемент 12 НЕ, элемент 13 ИЛИ, элемент 14 И, элемент 15 2 И-ИЛИ, элементы 16 ЗИ-ИЛИ и восьмиразрядный сумматор 17 по модулю два.Второй преобразователь кода (фиг.З) содержит элементы 18 НЕ, элементы 19 И, элемент 20 2 И-ИЛИ, элемент 21 ,ЗИ-ИЛИ и элементы 22 ИЛИ.Устройство работает следующим образом.Используется метод вычисления логарифма при основании два. Двоичное число. вида где а принимает значение 0 или 1,можно представить как где К - нсмер старшего ненулевогоразряда числа М.Приближенное значение логарифмапри основании дна от М вычисляетсяпо формулам 60 МхК+Ы (1+Х)=К+Х ю Г 2),где Х нычисляется по следующим Фор"мулам:если.О(хС 1/4 то хф = х++ 29 (1-х) /128. (6)Погрешность вычисления логарифма приэтом не превосходит О,б .Так как я является одиннадцатиразрядным числом, х имеет десять разрядов, которые обозначены х-х, считая х, старшим разрядом. Уравнению(3) соответствует х = х= О, уравнению (4) соответствует х = О, х1, уравнению (5) ,соответствует х= 1, х = О, уравнению (6) соответ.ствует х = х = 1. С использованием этих соотношений и уравнений (3) (б) составляется таблица соответствия, согласно которой синтезируют алгоритм вычисления х+ в видех+ щ х+у+г (7)по первый разрядными входами первой группы второго сумматора, входы девятого и десятого разрядов первой группы которого соединены с входом переноса младшего разряда и входом управления устройства, выходы с первого по десятый второго сумматора являются выходами устройства, входы разрядов второй группы второго сумматора соединены соответственно с выходами разрядов второго регистра, входы разрядов которого соединены с соответствующими выходами разрядов первого сумматора, входы с первого по восьмой разрядов второй группы которого соединены соответственно с выходами с восьмого по первый первого преобразователя кода, первый выход первого регистра соединен также с вторым входом дешифратора, входом переноса младшего разрядапервого сумматора, первым и четвертым входами третьего регистра и первыми входами первого и второго преобразователей кода, второй выход первого регистра соединен с первым входом дешифратора и одиннадцатым входом второго преобразователя кода, третий и четвертыйвыходы первого регистра соединены с вторым и третьими входами каждого преобразователя кода, пятый выход первого регистра соединен с четвертым входом первого пре.образователя.кода, шестой, седьмой и восьмой выходы первого регистра и первый выход дешифратора соединены соответственно с пятым,шестым, седьмым и восьмым входами первого преобразователя кода, второй и третий выходы дешифратора соединены с одиннадцатым и девятым входами первого преобразователя кода и восьмым и девятым входами второго преобразователя кода, четвертый выход дешифратора соединен с десятыми входами преобразователей кода и вторым и третьим входами третьего регистра, пятый, шестой, седьмойи восьмой входы ксторого соединены с первым, вторым, третьим и четвертым выходами второго преобразователя кода.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что первый преобразователь кода содержит два элемента НЕ, элемент ИЛИ, элемент И, элемент 2 И-ИЛИ, четыре элемента ЗИ-ИЛИ и восьмираэрядный сумматор по модулю два, причем входы с первого по шестой первого элемента ЗИ-ИЛИ подключены соответственно к выходу первого элемента НЕ, четвертому, шестому, девятому, седьмому и десятому входам преобразователя кода, вход первого элемента НЕ соединен с первым входом преобразователя кода, входы с первого по шестой второго элемента ЗИ-ИЛИ подключены соответственно к выходу первого элемента НЕ, третьему, восьмому,девятому, шестому и десятому входам преобразователя кода, входы спервого по пятый третьего элементаЗИ-ИЛИ подключены соответственно квторому, десятому, четвертому, девятому и десятому входам преобразователя кода, входы с первого по пятый четвертого элемента ЗИ-ИЛИ подключены соответственно к выходу элемента ИЛИ, четвертому, одиннадцатому,третьему и девятому входам преобразователя кода, входы элемента ИЛИподключены соответственно к восьмомуи десятому входам преобразователя кода, входы с первого по четвертый элемента 2 И-ИЛИ подключены соответствен 15 но к выходу элемента ИЛИ, второму,девятому и второму входам преобразователя кода, входы элемента И подключены соответственно к второмувходу преобразователя кода и выходу2 О элемента ИЛИ, вход второго элементаЙЕ соединен с восьмым входом преобразователя кода, первая группа входов с первого по восьмой восьмиразрядного сумматора по модулю два подключены к первому входу преобразователя кода, вторая группа входов спервого по восьмой восьмиразрядного сумматора по модулю два подключены соответственно к десятому входупреобразователя кода, выходу второгоэлемента НЕ, выходу элемента И, выходу элемента 2 И-ИЛИ, выходу четвертого элемента ЗИ-ИЛИ, выходу третьего элемента ЗИ-ИЛИ, выходу второгоэлемента ЗИ-ИЛИ и выходу первогоэлемента ЗИ-ИЛИ, выходы разрядов спервого по восьмой сумматора по модулю два соединены с соответствующими выходами первого преобразователя кода,40 3. Устройство по п,1, о т л ич а ю щ е е с я тем, что второй преобразователь кода содержит три элемента НЕ, пять элементов И, элемент2 И-ИЛИ, элемент ЗИ-ИЛИ и два эле 45 мента ИЛИ, причем входы элементов НЕподключены соответственно к седьмому,второму и четвертому входам второгопреобразователя, входы с первого почетвертый элемента 2 И-ИЛИ подключенысоответственно к шестому, седьмому итретьему входам второго преобразователя кодаи выходу первого элемента НЕ, входы с первого по шестойэлементы ЗИ-ИЛИ соединены соответственно с пятым, седьмым, вторым идесятым входами второго преобразователя кода, выходом элемента ИЛИ ивыходом второго элемента НЕ, первыйи второй входы первого элемента Исоединены соответственно с выходомЩ третьего элемента НЕ и седьмым входом второго преобразователя кода,входы второго элемента И соединенысоответственно с одиннадцатым и девятым входами второго преобразоватеЯ ля кода, входы третьего элемента И849210 12 10 соединены с четвертым и седьмым вхо-дами второго преобразователя кода,входы четвертого элемента И соединены с первым и девятым входами второгопреобразователя кода, входы первогоэлемента ИЛИ соединены с выходомйервого элемента И, восьмым входомвторого преобразователя кода, выходомвторого и выходом третьего элементов И, входы второго элемента ИЛИсоединены с выходами третьего и четвертого элементов И и десятым входомвторого преобразователя кода, выходы Код монмисЪ логориФма элементов 2 И-ИЛИ, ЗИ-ИЛИ, первого ивторого элементов ИЛИ соединены соответственно с выходами с первого почетвертыйвторого преобразователякода. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 590733, кл. С. 06 Г 7/38, 1978..2. Авторское свидетельство СССРВ 448459, кл, 6 Об Г 7/38, 1974(прототип).