Векторный процессор

Союз Советских Социалистических Республик(22) Заявлено 12,10.79 (21) 2832743/18-24 (51) М. Кд. О 06 Р 15/347 с присоединением заявки Мо Государственный комитет ССС Р по делам изобретений и открытийДата опубликования описаНия 230781 З.С.Кузин, А.Е.Сазонов, Г.А.Кухарев, Л.П.Дюкова. и Л.Л.Новак(54) ВЕКТОРНЫЙ ПРОЦЕССОР Изобретение относится к цифровой вычислительной технике и может ис-пользоваться в высокопроизводительных вычислительных системах.5Известно вычислительное устройство последовательного действия, содержащее три арифметических устройства последовательного действия с общим устройством управления. Арифме О тические устройства содержат последовательные регистры сдвига и после" довательные сумматоры, причем в двух арифметических устройствах линейных координат вектора имеется по два последовательно включенных сумматора 1),15Недостатком этого устройства является низкая производительность обработки информации,Наиболее близким к изобретению по технической сущности является мультипроцессорное вычислительное устройство с параллельной обработкой информации, которое содержит три процессора параллельного действия и способно аппаратурным способом выполнять векторные операции вычисления полярных .и прямоугольных координат вектора.Два процессора являются процессорами обработки линейных координат ЗО вектора, а третий является процессором обработки угловой координаты вектора, причемкаждый из них имеет последовательно соединенные прием ный регистр, параллельный сдвига- тель, блок прямой/инверсной выдачи, сумматор, выходной регистр, буферный регистрвыход которого подключен)на второй вход сумматора, Кроме того, буферные и приемные регистры соединены с первым выходом распределителя тактовых импульсов, а выходные регистры - с вторым выходом распределителя, третий выход которого соединен с первыми входами триггера двойных итераций и счетчика итераций, выход которого соединен с блоками формирования сигналов сдвига и формирования адреса, выходы которых подключены соответственно к второму входу параллельного сдвигателя и блоку постоянной памяти, вторые выходы выходных регистров соединены с первым входом блока формирования знака операции, вызсод которогосоединен с вторыми входами блоков пряМой/инверсной выдачи, второй вход триггера двойных итераций соединен с первым выходом блока операций, который сое" динен взаимнообратной связью с рас55 60 65 пределителем тактовых импульсов. Первый выход триггера двойных итераций соединен с вторыми входами счетчика итераций и блока формирования адреса, а второй выход триггера соединен с вторыми. входами блоков формирования сигналов сдвига и знака операций. Второй, третий и четвертый выходы блока операций соединены соответственно с третьими входами счет,чика итераций, блоков формирования сигналов сдвига и адреса и блока фор.мирования знака операции 1,Недостатком известного устройства является его ограниченные функциональные возможности,так как оно не позволяет вычислить анпаратурным способом обратные тригономтрические Фун кции агсз 1 п и агссоз.Цель изобретения - повышение производительности и расширение класса решаемых задач.Поставленная цель достигается тем, что в процессор, содержащий блок постоянной памяти,. блок синхронизации, счетчик итераций, триггер двойных итераций, блок формирования сигналов сдвига, блок формирования адреса, блок формирования знака операции, два блока обработки линейной координаты, блок обработки угловой координаты, причем каждый блок обработки линейных координат содержит приемный регистр, выходной регистр, буферный регистр, сумматорвычитатель, коммутатор сдвига, а блок обработки угловой координаты содержит приемный регистр, выходной регистр, буферный регистр, сумматОрвычитатель, первый выход блока синхронизации соединен с первым входом счетчика итераций и входом триггера двойных итераций, второй выход блока синхронизации соединен с первым входом блока формирования знака операции, первыми входами приемных регистров и буферных регистров, третий выход блока синхронизации подключен к второму входу блока формирования знака операции и первым входам выходных регистров, четвертый выход блока синхронизации подключен к первым входам блока формирования сигналов сдвига и блока формированияадреса, пятый выход блока синхронизации соединен с третьим входом блока формирования знака операции, четвертый, пятый, шестой и седьмой входы которого подключены соответственно к выходу приемного регистра блока.обработки угловой координаты, первым,выходам выходных регистров блока обработки угловой координаты,первого и второго блоков обработкилинейной координаты, первый выходтриггера двойных итераций подключенк вторым входам счетчика итераций иблока формирования адресЬ, выходкоторого соединен с входом блока постоянной памяти, второй выход триггера двойных итераций соединен с восьмым входом блока формирования знакаоперации и вторым входом блока Формирования сигналов сдвига, выходсчетчика итераций соединен с третьими входами блока формирования адреса и блока Формирования сигналовсдвига, выход которого соединен спервыми входами коммутаТоров сдвигапервого и второго блоков обработкилинейных координат, выход блока.формирования знака операции соединен с первыми входами сумматороввычитателей, в каждом из блоковобработки линейных координат выход 15 коммутатора сдвига соединен свторым входом сумматора-вычитателя,третий вход которого подключен квыходу буферного регистра, выходсумматора-вычитателя соединен с Щ вторым входом выходного регистра,второй вход коммутатора сдвига под-.ключен к выходу приемного регистра,второй выход выходного регистра каждого бЛока обработки линейной координаты соединен с вторыми входамибуферного регистра своего и приемного регистра другого блока обработки линейной координаты, в блоке обработки угловой координаты выходсумматора-вычитателя соединен с вторым входом выходного регистра, второй выход которого соединен с вторым входом буферного регистра, выходкоторого соединен с третьим входомсумматора-вычитателя, в блок обработки угловой координаты дополнительно введен коммутатор сдвига, выходкоторого соединен с входом сумматора-вычитателя блока, первый и второйвходы коммутатора сдвига подключены 40 соответственно с выходом блока формирования сигналов сдвига и блокапостоянной памяти, третьи входыкоммутаторов сдвига блоков обработки линейной координаты и блока об работки угловой координаты подключены соответственно к выходам буферныхрегистров этих блоков, а выход приемного регистра блока обработки уг- .ловой координаты Соединен, крометого, с четвертым. входом коммутатора сдвига и третьим входом буферногорегистра этого блока. На чертеже приведена структурная схема векторного процессора.Устройство содержит блоки 1 и 1 р обработки линейных координат вектора, блок 2 обработки угловой координаты вектора, блок 3 постоянной памяти, устройство 4 управления, включающее блок 5 синхронизации, счетчик б итераций, триггер 7 двойных итераций, блок 8 формирования сигналов сдвига, блок 9 Формирования адреса и блок 10 Формирования знака операции.а для функции агссоя 60 65 Блоки 1, 1 и 2 содержат соответственно выходные регистры 11 -11 З,1сумматоры 12 -12, буферные регистры 13, -13, коммутаторы 14 -14 сдвига и приемные регистры 15 -15Элементарные функции агся 1 п иагссоя можно вычислить аппаратурнымспособом, используя численный методцифра за цифрой". В основу этогометода положен итерационный вычислительный процесс с фиксированным количеством итераций и, которые производятся над вектором, заданнымкоординатами х,у . Вектор вращается в декартовой системе координатна заранее предрассчитанную последовательность углов, которые определяются выражением .,и - количество разрядов в числе.Эти константы хранятся в блоке 3постоянной памяти. При вычислении функции агся 1 п Е/х первоначальный вектор располагают по оси абсцисс и вращают его в таком направлении,что У стремится к 2.При вычислении функции агссоя. 2/х первоначальный вектор располагают по оси ординат и вращают его в таком направлении, что Х стремится к Е,С целью сходимости метода"цифра за цифрой каждую итерацию необходимо повторять дважды, поэтому в составе устройства имеется триггер 7 двойных итераций.Вычислительная процедура для функций агсяЫ и агссоя описывается фор. мулами-6-2) .(; з) 2 =2 + 22-Ф- )4 лДля функции агся 1 п+1 при х;,( 2;1 1-1 при х, ) Е;От значения Е; завизжит направление вращения вектора и, как следствие, знак выполняемой операции в приведенных формулах.В приведенной сводке формул вычислительная процедура представлена таким образом,что знак Е; операции на две итерации одного номера определяется один разНа первом этапе вычисляютЕ; =Яагуп(у -2);х х 2 Й.Я);1-М 1- (Р =у. -у 2 фЕ =2 +Е, 2 ц(141-В первом блоке 1 вычисляют Х, во втором блоке У, а в блоке 2 - Е и 6, . Знак Е; операции определяетсяблоком 10, который может быть выполнен по схеме сумматора или сравнивающего устройства.Перед выполнением 1-й итерациих находится в регистре 11 рв регистре 11 ъ, а 2 -в регистре 15 З,Триггер 7 двойных итераций устанавливается распределителем 5 в одноиз устойчивых состояний, а в счетчике б итераций записывается число1-2, которое блоком 8 расшифровывается и поступает на сдвигатели 14.Первым тактовым импульсом 1, содержимое выходных регистров 11, и11 переписывается в буферные регистры 13, и 13 , а содержимое регистра15 в регистр 13 . Учитывая, чтовыход буферных регистров 13 подключен на входы сумматора и сдвигателя,происходит сложение (вычитание) соот 20 ветствующих одноименных операндов,один иэ которых сдвинут вправо на2 ( -2) разрядов.Результат .выполненной операциивторым тактовым импульсом 1 эапиз 5 сывается в соответствующий регистр,т.е. х - в регистр 11, у;в регистр 11, а 2, - в регистр 15 з .На втором этапе вычисляются.(.Ъ)хл х Е., у2. з)ю30 у, =у.+Е; х;2 уДля реализации этих формул необходимы значения х, и у;, . Они напервом этапе первым тактОвым импуль 35 сом й переписываются перекрестнов противоположные приемные регистры,т.е. х;, из регистра 11 в регистр15, а у,из регистра 11 в регистр15, С учетом произведенной подготовки второй этап также выполняется двумя тактовыми импульсами следующимобразом.Первым тактовым импульсом ,х; ипереписываются из регистров 111и 112 соответственно в регистры 13145 и 13, а ; из регистра 11 в регистр 13 Э . Вторые операнды формулпоступают на сумматор через сдвигатель 14 соответственно из регистров15 и 15 Ъ и блока 3.50 Вторым тактовым импульсом результат сумматоров 12 записывается соответственно в выходные регистры11-11,Перед выполнением второго этапасчетчик б итерации и триггерустанавливаются в соответствующее положение, выдавая управляющие сигналыблокам 8, 10 и 9.После исполнен;я рассмотренных двойных итераций в ответе получают в регистре 11 значение функции агся 1 п 2/х; в регистре 11 - значение косинуса угла; в регистре 11 значение синуса угла.Функция агссоя вычисляется аналогичным образом, в целях экономии обоО формула изобретения 20 30 рации, первыми входами приемныхрегистров и буферных регистров, третий выход блока синхронизации подключен к второму входу блока Формирования знака операции и первымвходам выходных регистров, четвертый выход блока синхронизации подключен к первым входам блока формирования сигналов сдвига и блока формирования адреса, пятый выход блокасинхронизацйи соединен с третьимвходом блока формирования знака операции, четвертый, пятый, шестой и 0седьмой входы которого подключенысоответственно к выходу приемногорегистра блока обработки угловой координаты, первым выходам выходныхрегистров блока обработки угловойкоординаты, первого и второго блоков обработки линейной координаты,первый выход триггера двойных итераций подключен к вторым входам счетчика итераций и блока Формирования рудования исходную координату вектора Х целесообразно записать в регистр 11, а / - в регистр 11, При таком расположении исходных данных экономится дополнительная связь регистра 11 с блоком 10.Таким образом,. предлагаемый процессор обладает расширенными функциональными возможностями, позволяетсэкономить оборудование и повыситьпроизводительность обработки информации, так как за время двух командумножения вычисляются одновременнофункции .агсз 1 п(агссоз), з 1 п и соз. Векторный процессор, содержащий блок постоянной памяти, блок синхронизации, счетчик итераций, триггер двойных итераций, блок Формирования сигналов сдвига, блок формирования адреса, блок, формирования знака операции, два. блока обработки . линейной координаты, блок обработки угловойкоординаты, причем каждый блок обработки линейных координат содержитприемный регистр, выходной регистр,буферный регистр, сумматор-вычитатель, коммутатор сдвига, а блок обработки угловой координаты содержитприемный регистр, выходной регистрбуферный регистр, сумматор-вычитатель, первый выход блока синхронизации соединен с первым входом счетчика итераций и входом триггерадвойных итераций, второй выход блока синхронизации соединен с первым входом блока формирования знака опеадреса, выход которого соединен свходом блока постоянной памяти,второй выход трцггера двойных итераций соединен с восьмым входом блокаформирования знака операции и вторымвходом блока формйрования сигналовсдвига, выход счетчика итераций соединен с третьими входами блока формирования адреса и блока формирования сигналов сдвига, вьйод которогосоединен с первыми входами коммутаторов сдвига первого и второго блоков.обработки линейных координат, выходблока формирования знака операциисоединен с первыми входами сумматоров-вычитателей, в каждом из блоков5 обработки линейных координат выходкоммутатора сдвига соединен с вторымвходом сумматора-вычитателя, третийвход которого подключен к выходубуферного регистра, выход сумматоравычитателя соединен с вторым входомвыходного регистра,.второй вход коммутатора сдвига подключен к выходуприемного регистра, второй выход выходного регистра каждого блока обработки линейной координаты соединен свторыми входами буферного регистрасвоего и приемного регистра другогоблока обработки линейной координаты,в блоке обработки угловой координатывыход сумматора-вычитателя соединенс вторым входом выходного регистра,второй выход которого соединен с вторым входом буферного регистра, выходкоторого соединен с третьим входомсумматора-вычитателя, о т л И ч а ю -щ и й с я тем, что, с целью повышения производительности и расширениякласса оешаемых задач, в блок обработки угловой координаты введен коммутатор сдвига, выход которого соединен с входом сумматора-вычитателяблока, первый и второй входы коммутатора сдвига подключены соответственнок выходам блока формирования сигналовсдвига и блока постоянной памяти,третьи входы коммутаторов сдвига блоков обработки линейнОй координаты иблока обработки угловой координатыподключены соответственно к выходамбуферных регистров этих блоков, авыход приемного регистра блока обработки угловой координаты соединен,кроме того, с четвертым входом коммутатора сдвига и третьим входом буФерного регистра этого блока.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРФ 445042, кл. С Об Р 7/38, 1975,2. Авторское свидетельство СССР9 492880, кл. О Об Р 15/34, 1975"оставитель В,АедоницкийРедактор Г.Кацалап Техред М.Голинка Корректор В,Бутя ПодписноеССР Филиал ППП Патентф, г.ужгород, ул.Проектная Заказ 6095/64 Т ВНИИПИ Гос по дела 113035, Мо