Устройство буферной памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧ ЕСКРЕСПУБЛИН ВЮЯОа) 51) 4 С 06 Е 13/00 12/00 ОПИСАНИЕ ИЭОбРЕТЕНИ Д ВТОРСИОМУ СВИДЕТЕЛЬСТВУ ан СССР198 б. и техе накоар УСТРОЙСТВО БУФЕРНОЙ ПЛИ(57) Изобретевой вычислителизобретениязатрат. Устро ифроель е отно ной те ится книке,ие аппаратных уменьшеиство со блоки 3 держити 4 паенератогер 8,13 и 14и 17 и четчики 1 и 2 адреса, элемент 5 зад пульсов, вход И 9-12, элел,е ты И 15 и 16,мяти,р б имэлементы Ржки, г7, тригты ИЛИэлемент эдеме18 заде ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(72) В.Н.Бессмертпъл и В.И.153) 621. 325 Си 888)56) Авторское свидетельствоИ, кл, С 06 Р 13/ООВыонг Дао Би и др. Приборника эксперимента, - БУФерньпительные устройства в стандКАМАК, 1984, Ы 3, с.бб-б 8. жки, Единичное положение триггера 8соответствует режиму загисц для блока 3 и режиму считывания для блока 4а нулевое положение триггера Я - режиму записи для блока 4 и режиму считывания для блока 3. В режиме записиимпульсы частоты с генератора 6 поступают для блока 3 через открытыйэлемент И 9, а для блока 4 - соответственно через элемент И 12. Лриэтом команда записи для каждого блока памяти разбивается. на два каналауправление по входу Запись-считывание" и по входу "Выбор кристалла".Для блока 3 команда записи в видеимпульса частоты записи проходитчерез элементы 17 и 18. Причем элемент 18 работает на два блока, а еговремя срабатывания больше по отношению элементов 17 и 5, Этим обеспечивается задержка управления по входу "Выбор кристалла" в обоих блокахпо отношению к входу "Запись-считы1418723 5О 30 35 40 нацие" н момент прихода импульсовчастоты записи. 11 о окончании импульса частоты записи элемент И 9 закрывается и начинает срабатывать эле-,мент 17, время срабатывания которогоравно времени срабатывания элементовИ 15 и ИЛИ 13. Таким образом, исчезновение сигналов управления по нходам "Запись-считывание и "Выбор1 Изобретение относится к цифровойвычислительной технике, в частностик устройствам для сопряжения с памятью, и может быть использовано дляпостроения систем с быстродействующейпамятью.Цель изобретения - уменьшение аппаратных затрат за счет упрощения алгоритма сбора данных.На чертеже представлена структурная схема предлагаемого устройства,Устройство соцержит счетчики 1 и2 адреса, блоки 3 и 4 памяти, элемент5 задержки, генератор 6 импульсов,нход 7 запуска устройства, триггер 8,элементы И 9-12, элементы ИЛИ 13 и 14,элементы И 15 и 16, элементы 17 и 18задержки.Устройство работает следующимобразом.Информация, подлежащая записи повходу 0 1 в блоки 3 и 4, привязывается к сигналу запуска по входу 7 и,при необходимости, может быть синхронизирована импульсами частоты записи, поступающими с первого выходагенератора 6 (не показано).Сигнал запуска по входу 7 используется также для синхронизации счет"чиков 1 и 2.Информация, считываемая из блоков3 и 4, может быть объединена в одинканал через элемент ИЛИ и, при необходимости, синхронизирована импульсами частоты считывания с задержкой навремя срабатывания блоков 3 и 4, дляэтой цели может быть использован ждущий мультивибратор, запускаемый импульсами частоты считывания,Синхронизация входной и выходнойинформации может быть реализована натриггера х. 11кристалла происходит одновременно, В режиме считывания для блока 3 импульсы считывания с другого выхода генератора 6 проходят через открытый элемент И 11 и через элемент ИЛИ 13 на вход "Выбор кристалла" блока 3. Аналогичным образом работает в режимах записи или считывания блок 4.1 ил. Единичный выход триггера 8 соответствует режиму записи для блока 3 и режиму считывания для блока 4, а нулевой выход триггера 8 соответствует режиму считывания для блока 3 и режиму записи для блока 4В режиме записи информации для блоков 3 и 4 импульсы частоты записи с генератора 6 поступают через соответственно открытые элементы И 9 и 12, При этом команда записи для каждого блока памяти разбивается на два . канала: управление по входу "Запись- считывание" и по входу "Выбор крис.талла". Для блока 3 команда записи в виде импульсной частоты записи проходит через элементы 17 и 18, причем время срабатывания элемента 18 больше времени срабатывания элемента 17,этим обеспечивается задержка управления по входу "Выбор кристалла" поотношению к входу "Запись-считывание"н момент прихода импульса частоты записи с выхода генератора 6. По окончании импульса частоты записи злемент И 9 закрывается и начинает срабатывать элемент 17, время срабатывания которого равно времени срабатынания элементов И 15 и ИЛИ 13, таким образом исчезновение сигналов управления по входам "Запись-считывание" и "Выбор кристалла" происходит одновременно,В режиме считывания для блока 3 импульсы частоты считывания с другого выхода генератора 6 проходят через открытый элемент И 11 и через элемент ИЛИ 13 на вход "Выбор кристалла" блока 3.Аналогичным образом работает в режиме записи или считывания блок 4,1418723 Если в процессе работы поступает информация об искажении достоверности информации от блока контроля, то этот сигнал можно использовать для перевода блоков 3 или 4 в работу по резервной зоне, которая подключается к работе сменой потенциала на входе старшего адресного разряда.Смена адреса памяти в блоках 3 и 4 происходит по спаду импульсов на входах "Выбор кристалла", которые с элементов ИЛИ 13 и 14 поступают в соответствующие счетчики 1 и 2 как в режиме записи, так и в режиме считывания. Формула изобретения Составитель В.БородинТехред А.Кравчук Корректор Н.Васильева Редактор Г.Волкова Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Заказ 4155/47 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Устройство буферной памяти, содержащее два счетчика адреса, два блока памяти, триггер, шесть элементов И, два элемента ИЛИ, вход синхронизации триггера является входом запуска устройства и соединен с входами сброса первого и второго счетчиков адреса, выходы первого и второго счетчиков адреса соединены с входами младших разрядов адреса первого и второго блоков памяти соответственно, прямой выход триггера соединен с первыми входами первого и второго элементов И, инверсный выход триггера соединен с первыми входами третьего и четвертого элементов И, выходы первого и четвертого элементов И соединены с первыми входами пятого и шестого элементов И, соответственно, выходы пятого и шестого элементов И соединены с первыми входами первого и второгоэлементов ИЗП 1 соответственно, выходытретьего и второго элементов И соединены с вторыми входами первого и второго элементов Ю 1 И соответственно,выход первого элемента ИЛИ соединенс входом "Выборки кристалла" первогоблока памяти и счетным входом первогосчетчика адреса, выход второго элемента ИЛИ соединен с входом "Выборкакристалла" второго блока памяти исчетным входом второго счетчика адреса, информационные входы первого ивторого блоков памяти являются первыми вторым информационными входами устройства, выходы блоков памяти образуют информационный выход устройства,о т л и ч а ю щ е е с я тем, что, сцелью уменьшения аппаратных затрат,в него введены три элемента задержкии генератор импульсов, первьп выходгенератора импульсов соединен с вторыми входами первого и четвертого 25 элементов И и через первьп элементзадержки - с вторыми входами пятогои шестого элементов И, второй выходгенератора импульсов соединен с вторыми входами второго и третьего элементов И, выход первого элемента Исоединен через второй элемент задержки с входом чтения-записи первогоблока памяти, выход четвертого элемента И соединен через третий элемент задержки с входом чтения-записивторого блока памяти, входы старшихразрядов адреса первого и второгоблоков памяти являются входами резервирования блоков памяти устройства.