Устройство адресации для автоматической конфигурации памяти эвм

(5114 С 06 Р 12 дуле явля воэ ной н тан и инф ных тавл че ее гистр ль мульт элеме СУДАРСТВЕННЫЙ КОМИТЕТ ССС(56) Прожиялковский В,В., Ломов Ю.С. Технические и программные средства ЭВМ. М.: Статистика, 1980, с.66-67.Авторское свидетельство СССР Мф 764518, кл. С 06 Р 13/00, 1980,Авторское свидетельство СССР У 1024926, кл. С 06 Р 12/02, 1983. (54) УСТРОЙСТВО АДРЕСАЦИИ ДЛЯ АВТОМТИЧЕСКОЙ КОНФИГУРАЦИИ ПАМЯТИ ЭВМ (57) Изобретение относится к вычислительной технике и мозет быть использовано при непрерывной адресации мо 1408439 А 1 памяти ЭВМ. Целью изобретенияся расширение функциональных аностей устройства за счет схем" ализации автоматического отклюнеисправных модулей памяти и вления непрерывной адресации правных модулей памяти; причем ация об отключенных (неисправодулях памяти визуально пред- ется оператору на. блоке индиДанная цель достигается за ого, что в устройство, содераагистр физических адресов, реусловных адресов, блок регистеобразования адресов, дополнивведены регистр команд, два. плексора, регистр индикации, ф т НЕ и элемент И. 2 ил.Изобретение относится к вычислительной технике и может быть испольЗовано при непрерывной адресации модулей памяти ЗВМ,Оперативная память вычислительныхмашин большой мощности состоит изртдельных модулей, которые могут бытьотключены в случае наличия в них неисправностей, причем исправные моду" 10в данном случае должны иметь неперывную адресацию.Операции присвоения неотключеннымодулям памяти непрерывной адресацииосуществляются устройствами конфигурации памяти.Цель изобретения - расширение фун"кциональных возможностей эа счетГсхемной реализации автоматического11 отключения неисправных модулей памяти 20,и установления непрерывной адресациидля исправных модулей памяти,На фиг.1 представлена структурнаясхема соединения процессора, устройства адресации и оперативной памяти; 25на фиг.2 - функциональная схема устройства.Схема соединения включает процессор 1, устройство 2 адресации и оперативную память 3, 30Устройство адресации содержит регистр 4 команд, регистр 5 Физическихадресов, регистр 6 условных адресов,; блок 7 регистров преобразования адресов, первый 8 и второй 9 мультиплек: соры, регистр 10 индикации, блок 111индикации, элемент И 12 и элементНЕ 13.Выходы Р,Г ,Ц,А 2,А 1,Г процессораявляются соответственно выходомэаписи информации. в память 3, выходом. обращения к памяти 3, информационнымвыходом, выходом адреса в модулях памяти, выходом адреса модулей памяти,выходом управления устройством 2.Выходы устройства 2 Аи Р являются соответственно выходами физического адреса модулей памяти и управляющим выходом, последний служит для передачи в процессор 1 сигнала "Не действительный адрес" в случае обращения50процессора 1 к отключенному модулюпамятии сигнала, "Конец конфигурации", необходимого для сигнализацииоб окончании в устройстве 2 режима55конфигурации памяти.Режимы работы устройства определяются кодами, установленными на регистре 4 команд, первый и второй выходы которого подключены к управляющимвходам регистров физических 5 и условных 6 адресов соответственно. Приединичном значении на каком-либо выходе регистра 4 команд соответствующий регистр физического 5 или условного 6 адресов работает в режиме занесения информации по информационнымвходам, в противном случае данныерегистры работают в режиме счетчика,причем режимы работы регистров условных 6 и физических 5 адресов осуществляются при наличии на их синхровходах единичных сигналов.В зависимости от кодов, установленных на выходах регистра 4 команд,устройство может работать в следующихрежимах: конфигурации памяти (код 00на регистре 4), обращения к памятипо Физическим адресам (код 01 на ре"гистре 4), обращения к памяти по условным адресам (код 1 О на регистре 4),изменения конфигурации памяти (код 11на регистре 4).Режим конфигурации памяти осуществляется следующим образом. Сигналомуправления "Сброс" производится установка всех регистров устройства 2 внулевое состояние, сигналом управления "Упр. - установка кода команды"Конфигурация" (код 00) на регистре4 команд, осуществляется проверкатестовой информации модуля памяти памяти 3, адрес которой соответствуеткоду, установленному на регистре 5,который работает в режиме счетчика(на адресном входе мультиплексора 9,в данном случае, разрешающий сигналс выхода элемента НЕ 13). В случаеположительного результата проверкимодуля памяти памяти 3 в устройство2 выдается из процессора 1 единичныйсигнал "Запись" и единичный сигнална первый вход задания режима и производится занесение кода, установленного на регистре 5, врегистр блока7, определенного кодом на регистре 6,в разряде регистра 1( индикации, соответствующем коду на регистре б,устанавливается единичное значение.Сигналами "Синхр, ФА" и "Синхр УА",поступающими с процессора 1, происходит изменение кодов на +1 в регистрахби 5,В случае отрицательного результатапри проверке тестовым контролем модуля памяти,в памяти 3 сигналы "Запись"и "Синхр, УА" не вырабатываются, т.е,3 1408запись кода регистра 5 в соответствующий регистр блока 7 не производится,также не изменяется состояние в соответствующем разряде регистра 10,При переполнении регистра 5 в про 5цессор 1 выдается сигнал об окончаниирежима конфигурации памяти "Конецконфигурации"Таким образом, в режиме конфигурации в регистрах блока 7последовательно записываются кодыфизических адресов исправных модулейпамяти, а в блоке 11 индикации индикаторы, соответствующие исправным модулям памяти, устанавливаются в состояние "Выключено".Режим обращения к памяти 3 по Физическим адресам осуществляется путем установки кода 01 на регистре 4с последующей установкой кода физических адресов в регистре 5. В данномслучае коды физических адресов модулей памяти, установленные на регистре 5, поступают в память 3 через второй информационный вход мультиплексора 9, так как адресный и младший разряд второго информационного входавозбуждаются единичным сигналом с вы"хода элемента НЕ 13, Данный режим используется в основном при поиске неисправности в модулях памяти.Режим обращения к памяти по условным адресам производится путем уста"новки сигналом "Упр." кода 10 на регистре 4 команд и сигналами "Синхр.УА" осуществляется установка кодовусловных адресов в регистре 6. В данном случае на выходах мультиплексора8 появляются коды физических адресов,соответствующие кодам условных адресов, возбуждающих адресные входы данного мультиплексора. Коды физическихадресов с выхода мультиплексора 8передаются через мультиплексор 9 впамять 3, причем если наинверсноммпадшем разряде выхода мультиплексора 9 появится единичный сигнал, тофизический адрес на выходах данногомультиплексора будет недействительным.Режим изменения конфигурации памяти является режимом присвоения физическому адресу данного модуля памяти соответствующего условного адреса.Данный режим используется в некоторыхслучаях при выходе иэ строя модулей 1памяти во время выполнения процессором 1 вычисщтельного процесса. Вданном режиме сигналами "Упр.",4394"Синхр. ФА" и "Синхр. УА" производится установка кодов на регистрах 4 - Ь.Сигналом Запись осуществляется запись кода физического адреса в блок 7, причем если имеется единичный сиг. нал на первом входе задания режима, то Физический адрес, записываемый в соответствующие регистры блока 7, яв" ляется действительным, в противном случае физический адрес недействительный и в соответствующем разряде регистра 10 индикации устанавливается нулевой код, т.е. соответствующий индикатор в блоке 11 индикации устанавлйвается в состояние "Включено". Формула изобретения1Устройство адресации для автоматической конфигурации памяти ЭВМ, содержащее регистры физических и условных адресов, блок регистров преобразования адресов, причем информационные и адресные входы блока регистров преобразования адресов соединены соответственно с выходами регистров физических и условных адресов, о т - л и ч а ю щ е е с я тем, что, с целью расширения Функциональных возможностей за счет схемной реализации автоматического отключения неисправных модулей памяти и установления непрерывной адресации для исправных модулей памяти, в него введены регистр команд, два мультиплексора, регистр индикации, элемент НЕ и элемент И, причем информационные входы регистров условных и физических адресов и команд соединены с входами задания режима устройства, синхровходы регистров условных и физических адре- сов и команд соединены с соответ-.ствующими входными шинами синхронизации, входы управления режимом регистров условных и физических адресов .соединены с прямым и инверсным входами элемента И и с первым и вторым выходами регистра команд соответственно, входы младших разрядов регистров бло ка регистров преобразования адресов соединены с первым входом задания режима устройства и с информационными входами регистра индикации, выходы которого являются выходами признака неисправности модулей памяти устройства, синхровход регистра индикации соединен с входом записи устройства и с синхровходом блока регистров преобразования адресов, адресные входыкоторого соединены с адресными входами первого мультиплексора, адресные входы регистра индикации соединены с выходами Эегистра физических адресов и с старшими разрядами второго информационного входа второго мультиплексора, младший разряд второго информа, ционного входа и адресный вход кото рого соединены с выходом элемента НЕ, 1 О , вход которого соединен с вторым выходом регистра команд, первый информационный вход второго мультиплексора соединен с выходом первого мультиплексора, информационные входы которого соединены с выходами блока регистров преобразования адресов, входыустановки нуля всех регистров соединены с входом сброса устройства, инверсный выход элемента И являетсявыходом признака завершения тестирования памяти устройства, выходы второго мультиплексора являются выходамизадания адреса устройства, выход переполнения регистра физических адресов является выходом признака концаконфигурации памяти устройства,орректор ЭеЛончаков каз 3353/52 Тираж 704 ПодписноеНИИПИ Государственного комитета ССпо делам изобретений и открытий35, Москва, Ж, Раушская наб д 4/ 113 ектная оиэводственно-полиграфическое предприятие, г. Ужгород, ул