Блок буферной памяти для терминального устройства

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 1/ОО 1) 4 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ЗОБРЕТЕНИЯДЕТЕПЬСТВУ ОПИСА(7) Львовский политехнический институт им, Ленинского комсомола (72) И.Б.Боженко и П.А. Кондратов (53) 681.327(088,8)(56) Патент США У 4281401,кл . 365/87, опублик. 1981.Авторское свидетельство СССР У 231535, кл. С 1 С 11/00, 1984. (54) БЛОК БУФЕРНОЙ ПАМЯТИ ДЛЯ ТЕРМИНАЛЬНОГО УСТРОЙСТВА(57) Изобретение относится к вычислительной технике и может быть использовано при построении быстродей ствующих запоминающих устройств для обработки отображения и ввода в ЭВМ К АВТОРСКОМУ С 801418812 А 1 графических изображений. Цель изобретения - упрощение блока. Устройство содержит генератортактовыхимпульсов, счетчики 2 и 3 адресов,матричные блоки 5 оперативной памяти, адресный коммутатор 8, блок 9постоянной памяти, счетный триггер1 О, сумматор 11 по модулю два. Упрощение блока достигается путем болееполного использования имеющегосяобъема оперативной памяти, работыв режиме ввода-вывода в обоих полукадрах прогрессивной развертки иисключения выходных коммутаторов. Управляющие сигналы блока вырабатываются с временным сдвигом относитетельно соответствующих сигналов впрдыдущем полукадре. 2 ил.Избретение относится к вычилительной технике и может быть использовано при построении быстродействующих элпоминаюших устройств большого 5 объема для обработки, ввода в ЭВМ и отображения графических иэображений.Цель изобретения - упрощение блокаНа фиг, 1 представлена функцио нальная схема блока буферной памяти для терминального устройства, на фиг. 2 - временные диаграммы его работы.Блок содержит (фиг. 1) генератор 15 1 тактовых импульсов, первый 2 и второй 3 счетчики адресов, блок 4 памяти, состоящий из отдельных, по числу разрядов, матричных блоков 5 оперативной памяти, информационные входы 6 и вы- /О ходы 7, адресньп коммутатор 8, блок управления записью (считыванием, вы. полненным, например, в виде блока 9 постоянной памяти), счетный триггер 10 и сумматор 11 по модулю два.25 На фиг. 2 обозначены: а - сигнал тактовой частоты 20 МГц, б - сигналы блока в первом полукадре развертки; 6 - сигнал на выходе сумматора 11 по модулю два, в,г, 30 соответственно сигналы выборки строк ВАБ и столбцов САБ блока 4, д сигналы управления записью; е - сигналы модификации счетчика 3 адресов, ж - сИгналы управления коммутато ром 8 з - последовательность по-ступления сигналов с выхода коммутатора 8, и - сигналы на выходах блока, к-о - сигналы блока во втором полукадре развертки; к - сигнал на 40 выходе сумматора 11; л-н - соответственно сигналы ВАБ, ОАБ, УЕ, о сигнал на выходе блока; п - последовательность отображения выходной информации, р - последовательность по ступления входной информации.Устройстве работает следующим образом.Выходным сигналом генератора 1 тактовых импульсов (фиг. 2,а) запускается счетчик 2. Выходные напряжения счетчика 2 подаются на адресные входы блока 9. Сумматор 11 по состоянию счетного триггера 1 О управляет полярностью поступающего55 на вход блка 9 сигнала старшего раэрдя сч гчика 2,1П р и о с го з или 1 т ри 1 г е р а 1 0 с и Г и я ." с т я р и е Гр а э р яд я с ч е тч и к я 2 передается на вход блока 9 не инвертируясь (фиг. 2 б), при состоянии"О" он инвертируется (Фиг. 2,к).К Фронтам сигналов счетчика 2привязаны управляющие сигналы, генерируемые блоком 9 с периодом 400 нс:ВАБ, САБ, УЕ, модификации счетчика3 и управления коммутатором 8.Счетчик 3 модифицируется по перед.нему фронту сигнала с четвертого выхода блока 9 (Фиг.2,е). По состоянию"0" сигнала на пятом выходе блока 9(фиг. 2,ж) коммутатор 8 подключает кадресным входам блоков 5 семь младших разрядов счетчика 3 (сигналыАВ -ЛВ ) и сигнал состояния тригге 1ра 10 - АВ (Фиг. 2,з). По отрицательному фронту сигнала ВАБ с первого входа блока 9 (Фиг. 2,в) .сигналАВ заносится в адресные регистрыблоков 5, По состоянию "1" сигналауправления коммутатором 8 (фиг.2,ж)к адресным входам блоков 5 подключаются старшие разряды счетчика 3сигналы АС,-АС(фиг. 2,з)По отрица гельному фронту сигнала САБ с второго входа блока 9 (фиг.2,г) сигналАС заносится в адресные регистры блоков 5, производится выборка микросхем памяти блоков 5 и на выход 7блока поступает считанная информация (фиг.2,и). По положительномуфронту сигнала САБ выходы блоков 5переходят в третье состояние,По отрицательному фронту сигналаУЕ с третьего выхода блока 9(фиг.2,д)информация, поступающая на входы 6блока (Фиг. 2,р), заносится в выбранные ячейки памяти.В первом полукадре (при состояниитриггера 10) выборка ячеек блоков 5 производится перебором адресовАВ,-АВ ,АС;-АС при АВ = 1. Так обрабатывается первый полукадр изображения,По переполнению счетчика 3 отрицательным Фронтом старшего разрядасчетчика 8 триггера 10 устанавливается в состояние "О" и начинается обработка второго полукадра. Сигнал,поступающий на вход блока 9 с сумматора 11, инвертируется. Тем самымобеспечивается сдвиг пя 400 нс сигналов, генерируемьх з:.оком 9 во втором полукадре (Фиг. ,л-н). Выборкаячеек памяти пГ и :тптя переборомадресов при А.в . ( . , рмяция посту.пает на выход 7игом ня 400 нсз 141 относительно информации, считанной в первом полукадре. Затем по переполнению, счетчика 3 триггер 10 вновь устанавливается в состояние "1" и начитается обработка первого полу- кадра.Последовательность отображения иэображения, образованного положением первого и второго полукадров прогрессивной развертки (фиг, 2,п)е Требование регенерации информции в, блоке 4 памяти обеспечивается путем перебора адресов АН -АН в течение строки полукадра развертки эа 64 мс. Формула изобретенияБлок буферной памяти для терминального устройства, содержащий генератор тактовых импульсов, первый и второй счетчики адресов, блок управления записью-считыванием, адресный коммутатор и матричные блоки оперативной памяти, информационные входы которых являются информационными входами устройства, информацион ные выходы устройства, информационные выходы матричных блоков оперативной памяти являются информационными выходами устройства, адресные входы матричных блоков оперативной памяти поразрядно объединены и подключены к выходам адресного коммутатора, выход генератора тактовых8812 Б 10 15 20 25 З импульсов подключен к счетномувходу первого счетчика адресов, выходы младших разрядов которого подключены к младшим адресным входамблока управления записью-считыванием,первый, второй и третий выхоцы которого соединены соответственно с входами выборки строк, выборки столбцови входами записи матричных блоков оперативной памяти, четвертый и пятый выходы блока управления записью-считыванием соединены соответственно со счетным входом второго счетчика адресови управляющим входом адресного коммутатора, выходы младших и старших разря.дов второго счетчика адресов подключены соответственно к информационнымвходам первой и второй групп адресного коммутатора, о т л и ч а ю щ и йс я тем, что, с целью упрощения блока, в него введены счетный триггер исумматор по модулю два, выход которого подключен к старшему адресному входублока управления записью-считыванием,первый вход сумматора по модулю два иинформационный вход адресного коммутатора соединены с выходом счетноготриггера, счетный вход которого подключен к выходу старшего разряда второго счетчика адресов, второй входсумматора по модулю два соединен с выходом старшего разряда первого счетчика адресов.Закав 4162/51 Тир ВНИИПИ Государс по делам изо 113035, Москва, Ж ровлственно-полит рафическ;редприятие, г. Ужг р, ул, ректная, 4 венного ретений 5, Раув Подпис ноитета СССР