Устройство для формирования теста оперативной памяти

/О 04 ИСАНИЕ ИЗОБРЕТ Я ЛЬСТВ АВТОРСКОМУ С ТЕСОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) Авторское свидетельство СССР У 955208, кл. С 11 С 29/00, 1980.Авторское свидетельство СССР У 1249588, кл, С 11 С 29/00, 1984. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ТА ОПЕРАТИВНОЙ ПАМЯТИ(57) Изобретение относится к вычислительной технике и может быть использовано для контроля оперативных запоминающих устройств. Целью изобр тения является упрощение устройства.Устройство содержит генератор импульсов, счетчик адреса, счетчик циклов, формирователь выборки, формирователь сигналов сброса, триггер записи-чтения, триггер останова, одновибратор и элемент запрета. Цельизобретения достигается соединениемвыходов счетчика циклов с информационными входами счетчика адреса, атакже введением формирователя сигналов сброса, элемента запрета и одновибратора, осуществляющих управлениеперезаписью состояния счетчика циклов в счетчик адреса, В устройствеформируется модифицированный тест дИзобретение относится к вычислительной технике и может быть использовано для контроля оперативных запоминающих устройств,Цель изобретения - упрощение уст 5ройства.На чертеже представлена схемаустройства для формирования тестаоперативной памяти. 0Устройство содержит генератор 1импульсов, счетчик 2 адреса, Формирователь 3 выборки, счетчик 4 циклов,одновибратор 5, элемент 6 запрета,управляемый инвертор 7, триггер 8записи-чтения, триггер 9 останова,формирователь 10 сигналов сброса.Устройство работает следующим образом.Импульсы генератора 1 поступаютна счетчик 2 адреса и одновременночерез Формирователь 3 на выход разрешения выборки устройства, Так какс одновибратора 5 на информационныйвход управляемого инвертора 7 подан 25"Лог.О", то по адресам с 0-го по(2" -1)-й проходит запись "0". Импульспереполнения счетчика 2 адреса запускает одновибратор 5, в результате чего на время М на информационный вход проверяемой микросхемы подается "Лог.1". По переднему Фронтуимпульса с одновибратора 5 происходит занесение информации иэ счетчика4 циклов в счетчик 2 адреса. 35При очередном импульсе с генератора 1 по этому адресу записываетсяединственная в этом цикле единица.По заднему фронту сигнала с одновибратора 5 сбрасывается в "0" 40счетчик 2 адреса и устанавливается вединичное состояние триггер 8 записичтения, вследствие чего при повторном заполнении счетчика 2 адресавсе происходит аналогично описанному, но в режиме чтения.В режиме чтения нулевым уровнемс выхода триггера 8 записи-чтениявключится элемент 6 запрета и заблокирует сигнал управления, по которому осуществляется прием параллельнойинформации в счетчик 2 адреса изсчетчика 4 циклов.При возврате триггера 8 записичтения в нулевое состояние содержимое счетчика 4 циклов увеличится на"1" и в очередном цикле "Лог,1" записана по адресу А + 1, где А - адрес запоминающего элемента проверяе. мой микросхемы, куда в предыдущем цикле записана "1".После завершения 2 циклов заиписи-чтения счетчик 4 циклов пере- , полнится и триггер 9 останова переключится в единичное состояние, разрешая инвертирование данных инвертором 7.После этого циклы записи-чтения полностью повторяются с той разницей, что в каждом цикле в проверяемую микросхему записывается один ноль на фоне единиц.После повторного переполнения счетчика 4 циклов триггер 9 останова опрокидывается в первоначальное состояние, что приводит к остановке генератора 1.Таким образом, в устройстве осуществляется генерация модифицированного теста "Бегущая 1,0".Формула изобретенияУстройство для формирования теста оперативной памяти, содержащее счетчик адреса, выходы младших разрядов которого являются адресными выходами устройства, а счетный вход соединен с выходом генератора импульсов и входом формирователя выборки, выход которого является выходом разрешения выборки устройства, управляющий входгенератора импульсов подключен к инверсному выходу триггера останова, прямой выход которого является выходом окончания контроля устройства, а вход соединен с выходом переполнения счетчика циклов, счетный вход которого соединен с прямым выходом триггера записи-чтения и является выходом записи-чтения устройства, о т л и - ч а ю щ е е с я тем, что, с целью упрощения, в устройство введены одновибратор, элемент запрета, формирователь сигналов сброса, управляемый инвертор, причем первый выход одновибратора соединен со счетным входом триггера записи-чтения, с информационным входом управляемого инвертора и с входом формирователя сигналов сброса, выход которого подключен к входу сброса счетчика адреса, выход старшего разряда которого подключен к входу одновибратора, второй выход которого соединен с управляющим входом управляемого инвертора н с . информационным входом элемента эапре1425789 Составитель О.Исаев Корректор О. КравцоваЗаказ 4780/53 Тираж 590 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж,. Раушская наб., д, 4/5.Производственно-полиграфическое предприятие, гУжгород, ул. Проектная, 4 та, управляющий вход которого под-. ключен к инверсному выходу триггера записи-чтения, а выход элемента запрета соединен с управляющим входом счетчика адреса, инверсный выход триггера останова подключен к уп Редактор Н,Рогулич Техред М.Ходанич равляющему входу управляемого инвертора, информационные выходы счетчика циклов соединены с одноименными входами счетчика адреса, выходуправляемого инвертора является информационным выходом устройства.