Устройство для выборки адреса в блоках памяти с резервированием

(54) УСТР В БЛОКАХ (57) Изоб лительной пользован ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56) Электроника, 1981, М 15,с. 41-46.Авторское свидетельство СССРУ 1317478, кл. С 11 С 29/00, 198 ЙСТВО ДЛЯ ВЫБОРКИ АДРЕСА ПАМЯТИ С РЕЗЕРВИРОВАНИЕМ етение относится к вычистехнике и может быть испри построении микромощЯО 1408459 ных запоминающих устройств с резервированием. Целью изобретения является снижение потребляемой мощности запоминающего устройства путем ис- ключения цепей протекания сквозного тока при обращении к резервным адре сам. Поставленная цель достигается тем, что появление резервного адрес на любом выходе программируемого бл ка сравнения адресов вызывает блоки ровку дешифратора по одному из входов, тогда как в известном устройст ве блокировка дешифратора осуществляется по выходам, что приводит к п явлению цепей для протекания сквозных токов. 1 ил.Изобретение относится к вычислительной технике и может быть использовано при построении микромощныхзапоминающих устройств с резервированием,Целью изобретения является снижение потребляемой устройством мощностипутем исключения цепей протеканиясквозного тока при обращении к резервным адресам.На чертеже приведена блок"схемаустройства,Устройство содержит дешифратор 1,программируемый блок 2 сравнения адресов, элементы ИЛИ-НЕ 3 и 4, формиро.ватели 5 -5 адресных сигналов, информационные входы б устройства, основные 7 и резервные 8 адресные выходыустройства, первая группа входов 9 де-О,шифратора, вторая группа входов 10дешифратора.Устройство работает следующим образом.Если программирование блока 2 адресов сравнения производилось, то внем хранится информация об адресах ре",зервных элементов, При совпадении резервного адреса, хранимого в программируемом блоке 2 сравнения адресов с ад,ресными,сигналами на информационных,входах б устройства, на одном из ре,зервных выходов 8 устройства появля,ется сигнал выбора (логическая "1"),на выходах элементов ИЛИ-НЕ 3 и 4 фор-,мируются сигналы, запрещающие работудешифратора 1, так как на входах 10,дешифратора устанавливается комбинация сигналов логического "О", котораяявляется запрещенной, на основнык40адресных выходах 7 устройства не происходит формирования сигнала выбора.При несовпадении резервного адреса,хранимого в блоке 2, с входными адресными сигналами логического "О" на выходах элементов ИЛИ-НЕ 3 и 4 формиру 45ются сигналы с противоположными логическими состояниями, которые являются разрешенными для дешифратора 1;устройство выборки адреса функционирует так же, как и в случае, когла программируемый блок 2 сравнения адресов не программировался.Для вариантов конструкции дешифраторов, в которой запрещенной комбинацией сигналов является одновременное появление на входах дешифратора сигналов с высоким логическим уровнем, использование вместо элементов ИЛИ-НЕ комбинации элементов ИЛИ позволяет реализовать описанный алгоритм блокировки дешифратора при обращении к резервным элементам, снизить величину потребляемой мощности устройством,Формула изобретенияУстройство для выборки адреса в блоках памяти с резервированием, содержащее дешифратор, программируемый блок сравнения адресов, элементы ИЛИНЕ, формирователи адресных сигналов входы которых являются информационны. ми входами устройства, выходы дешифратора и программируемого блока сравнения адресов являются соответственно основными и резервными адресными выходами устройства, прямые и инверсные выходы формирователей адресных сигналов подключены к соответствующим входам программируемого блока сравнения адресов, прямые и инверсные выходы формирователей адресных сигналов, кроме первого, соединены с первой группой входов дешифратора, входы элементов ИЛИ-НЕ, кроме первых, подключены к со. ответствующим выходам программируемого блока сравнения адресов, о т л и - 1ч а ю щ е е с я тем, что, с целью снижения потребляемой устройством мощности, прямой выход первого формирователя адресных сигналов соединен с первым входом одного элемента КЛИНЕ инверсный выход первого формирователя адресных сигналов соединен с первым входом другого элемента ИЛИНЕ а выходы элементов ИЛИ-НЕ подключены к второй группе входов дешифратора. Прое водственно-полиграфическое предприятие, г.Ужго Составитель И.Андрееедактор А.Ворович Техред Л.Сердюкова Тираж 590 ВНИИПИ Государственного по делам изобретений 13035, Москва, Ж, Раушс