Запоминающее устройство с коррекцией информации

Союз Советски кСоцнапнстическикРеспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ оц 907587(28) Приоритет пю делам изобретений н открытий(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ИНФОРМАЦИИ 1Изобретение относится к запоминающимустройствам,Известно запоминающее устройство с кор.рекцией информации, содержащее регистр числа, регистр адреса, дешифратор, многоразрядный накопитель и блок коррекции информации 1),Недостатком этого устройства являетсясложность блока коррекции информации.Наиболес близким к предлагаемому техническим решением является запоминающееустройство с коррекцией информации, содержащее блок хранения кодов неисправных адресов и регистр адреса, который через дешифратор подключен к многоразрядному накопи-.телю на ферритовых сердечниках, состоящемуиз основного и дополнительного полей, входы/выходы которых подключены к регистручисла 23. Недостатком этого устройства является низкая надежность, обусловленная его сложностью и необходимостью иметь полноразрядное дополнительное поле накопителя для полной перекоммутации лсфектного слова независимо от количества дефектов в слове.Цель изобретения - повышение налсжнос.ти устройства.Поставленная цель достигается тем, чтов запоминающее устроиство с коррекциейинформации, содержащее основной накопитель,регистр алрсса, дешифратор адреса, регистр.числа и первый дополнительный .накопитель,входы которого подключены к входам рсгнстра адреса и являются входами устройства,причем входы дешнфратора адреса сослинсныс выходами регистра адреса, а выходыс алрссными входами основного накопитсля,.выходы регистра числа подключены к однимиз информационных входов основного накопителя, введены второй дополнительный накопитель, группы элементов И и элементыИЛИ, причем входы второго дополнительногонакопителя соединены с вы,.одами первогодополнительного накопителя, прямыЕ выходывторого дополнительного накопителя полключсны соответственно к первым вхопам элс.ментов И первой группы, а инверсные выхо 3 907ды - к первым входам элементов И второйи третьей групп, вторые входы элементов Ипервой группы соединены соответственно содними из выходов основного накопителя,а вторые входы элементов И второй группы - с другими выходами основного пако.пителя, выходы элементов И первой и второй групп подключены соответственно ковходам элементов ИЛИ, выходы которых соединены соответственно со входами регистрачисла, вторые входы элементов И третьейгруппы подключены соответственно к выходам регистра числа, а выходы - к соответствующим входам элементов И четвертойгруппы, выходы которых соединены соответственно с другими информационными входамиосновного накопителя.На чертеже изображена функциональнаясхема предлагаемого устройства.Устройство содержит регистр 1 адреса, дешифратор 2 адреса, основной накопитель 3,первый дополнительный накопитель 4, предназначенный для хранения кодов адресов неис.правных слов, второй дополнительный накопитель 5, предназначенный для номеров неисправных разрядов, регистр 6 числа, первая 7,вторая 8, третья 9 и четвертная 1 О группы элементов И и элементы ИЛИ 11, На чертежеобозначены также корректирующие разряды12 основного накопителя, Входы накопителя5 соединены с выходами накопителяа 4. Прямые выходы накопителя 5 подключены соответственно к первым входам элементов И 7,а инверсные выходы - к первым входамэлементов И 8 и 9. Вторые входы элементовИ 7 соединены соответственно с одними извыходов накопителя 3, а вторые входы элементов И 8 - с другими выходами накопителя 3. Выходы элементов И 7 и 8 подклю.чецы соответственно ко входам элементовИЛИ 11, выходы которых соединены соответственно со входами регистра 6. Вторые входыФэлементов И 9 подключены соответственно к выходам регистра 6, а выходы - к соответствующим входам элементов И 10, выходы которых соединены соответственно с другими информационными входами накопителя 3,Дополнительные накопители 4 и 5 могут быть выполнены на программируемых полупро. водниковых микросхемах. Количество кор ректирующих разрядов 12 соответствует мак. симальному количеству дефектов в слове, записанном в основной накопитель 3, а емкость каждого из корректирующих разрядов 12 рав. на количеству дефектных элементов в соот ветствующих разрядах слова.Устройство работает следующим образом.Запись числа выполняется путем передачи информации из регистра 6 на одни из ицформационных входов основного накопителя 3, При отсутствии дефектных элементов в наколителе 3 сигналы с прямых выходов накопителя 5 разрешают работу элементов И 7, в результате чего выбранное чо адресу, заданному в регистре 1, число передается с одних из выходов накопителя 3 на регистр 6. При наличии дефектных элементов в одном или нескольких разрядах слова накопителя 3, адрес которого хранится в накопителе 4, а цо. мера неисправных разрядов - в накопителе 5, сигналы с инверсных выходов накопителя 5 разрешают работу соответствующих элементов И 8 и 9, В результате одновременно со сло.% вом, считываемым из накопителя 3, из егокорректирующих разрядов 12 выбирается ицформация, которая должна содержаться в де.фектных элементах этого слова. Таким путем корректируется считываемое слово, При этомсчитывание информации из дефектных разрядов накопителя 3 блокируется при помощи соответствующих элементов И 7, Запись иц. формации в корректирующие разряды 12 накопителя 3 с выходов регистра 6 осущест. вляется через элементы И 9 и 10.Технико- зкономическое преимуществопредлагаемого устройства заключается в егоболее высокой по сравнению с известным ца.дежности.Формула изобретеццяЗапоминающее устройство с коррекциейинформации, содержащее основной накопитель, регистр адреса, дешифратор адреса, регистр числа н первый дополнительный накопитель, входы которого подключены к входам ре.гистра адреса и являются входами устрой.ства, причем входы дешифратора адреса со.едицецы с выходами регистра адреса, а вы.ходи - с адресными входами основного накопителя; выходы регистра числа подключены к одним из информационных входов ос.цовного накопителя, о т л и ч а ю щ е е.с я тем что, с целью повышения надежное.ти устройств, оцо содержит второй доrолци.тельный накопитель, группы элементов И и элементы ИЛИ, причем входы второго допол.кительного накопителя соединены с выходами первого дополнительного накопителя, прямые выходы второго дополнительного накопителя подключены соответственно к первым входам элементов И первой группы, а инверсные вы.ходы - к первым входам элементов И вто.рой н треть"й групп, вторые входы элемен.тов И первой группы соединены соответст веццо с одними из выходов основного нако.5 907587 6 лителя. а вторые входы элементов И второй ственно с другими информационными входа. группы - с другими выходами основного иа. ми основного накопителя.копителя, выходы элементов И первой ивторой групп подключены соответственно ко принятые во внимание при экспертизе входам элементов ИЛИ, выходы которых1, Авторское свидетельство СССР Яф 492935, соединены соответственно со входами регист. кл, 6 11 С 29/00, 976.ра числа, вторые входы элементов И третьей 2, Чахоян Л, М. Емкость дополнительного группы подключены соответственно к выхо. поля накопителя оперативного запоминающего . дам регистра числа, а выходы - к соответ. устройства с блокировкой неисправных адрествующнм входам элементов И четвертой о сов.-"Вопросы радиоэлектроники", сер, ЭВТ, группы, выходы которых соединены соответ- вып, 6, 1969 (прототип).