Устройство для контроля запоминающих матриц

(72) Авторы изобретения Харьковский ордена Ленина политехнический институт1имени В.И.Ленина(71) Заявитель 4) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗАПОМИНАЮЩИХМАТРИЦ Изобретение относится к области запоминающих устройств и может быть использовано при контроле матриц оперативной памяти.Известны устройства для контроля запоминающих матриц 13, Г 23Одно из известных устройств содержит генератор программы, пульт ручного управления, блок управления,с амплитудный дискриминатор, блок фор" мирования разрядных токов, блок усиления и узел ключей 1 .Недостатком этого устройства является низкая точность контроля.Из известных устройств наиболее близким техническим решением к изобре 15 тению является устройство для контроля запоминающих матриц, содержащее блок выбора элементов матрицы, блок генераторов, блок предварительныхИ усилителей, блок усилителей считывания, блок управления и блок контроля. Вход блока выбора элементов матрицы соединен с первым. выходом блока управления, второй выход которого подключен к первому входу блока предварительных усилителей, к первому входу блока усилителей считывания и к первому входу блока генераторов, соединенного вторым входом с третьим выходом блока управления, а выходом подключенного ко второму входу блока усилителей считывания и к выходу блока предварительных усилителей. Выход блока усилителей считывания соединен с входом блока контроля, выход которого подключен ко входу блока управления, а выход блока выбора элементов матрицы через проверяемую матрицу связан со вторым входом блока предварительных усилителей 2 .Недостатком этого устройства является низкая точность контроля вследствии того, что коррекция усилительного тракта выполняется вручную.Целью изобретения является повынение точности контроля.88822 Поставленная цель достигается тем,что в устройство для контроля запоминающих матриц, содержащее адресныйблок, генераторы сигналов, блок местного управления, предварительные усилители,усилители считывания и блокуправления, причем одни из входовпредварительных усилителей и выходыадресного блока являются соответственно входами и выходами устройства,вход адресного блока соединен с первым выходом блока управления, второйвыход которого подключен к первымвходам генераторов сигналов и усилителей считывания и другим входам предварительных усилителей, третий выходблока управления соединен со вторымвходом генераторов сигналов выходыкоторых подключены к выходам предварительных усилителей и второму входу усилителей считывания, вход блока. местного управления соединен с выходомусилителей считывания, а выход - совходом блока управления, введены блоклогического анализа, преобразовательсигналов и счетчик. Первый вход блока логического анализа подключен квыходам генераторов сигналов, второй,третий и четвертый входы соответственно ко второму и к третьему выходам и входу блока управления, Входысчетчика подключены соответственнок первому и второму выходам блокалогического анализа, а выходы ковходам преобразователя сигналов, выход которого подклЮчен к третьемувходу усилителей считывания. Блоклогического анализа содержит элементыНе и элементы И. Выход первого элемента И соединен с первыми входамивторого и третьего элементов И, второй вход второго элемента И подключен ко входу первОго элемента НЕ,Фвыход которого соединен со вторым входом третьего элемента И. Выход второго элемента НЕ подключен к третьимвходам второго и третьего элементов И..Первый и второй входы первого элемента И и входы первого и второго,элементов НЕявляются соответственнопервым, вторым, третьим и четвертымвходами, а выходы второго и третьегоэлементов И - соответственно первыми вторым выходами блока логическогоанализа,На чертеже изображена структурнаясхема предложенного устройства.Устройство содержит адресныйблок 1, предназначенный для выбора Ъ 420Зо354050 55 4элементов проверяемой запоминающей матрицы, блок управления 2 , генераторы сигналов 3, предварительные усилители 4, усилители считывания 5, блок местного управления 6, блок лопического анализа 7, счетчик 8 реверсивного типа и преобразователь сигналов 9, предназначенный для преобразования сигналов кода в аналоговые сигналы.Одни из входов усилителей 4 и выходы адресного блока 1 являются соответственно входами и выходами уст" ройства, Вход адресного блока 1 соединен с первым выходом блока управления 2, второй выход которого подключен к первым входам генераторов 3 и усилителей 5 и другим входам усилителей 4. Третий выход блока управления 2 соединен со вторым входом генераторов 3, выходы которых подключены к выходам усилителей 4 и второму входу усилителей 5, Вход блока местного управления 6 соединен с выходом усилителей 5, а выХод - со входом блока управления 2Первый вход блока логического анализа 7 подключен к выходам генераторов 3, второй, третий и четвертый входы блока логического анализа 7 - соответственно ко второму и к третьему выходам и ко входу блока управления 2. Входы счетчика 8 подключены соответственно к первому и ко второму выходам блока логич,еского анализа 7, выходы - ко входам преобразователя сигналов 9, выход которого подключен к третьему входу усилителей 5.Блок логического анализа 7 содержит первый 10, второй 11 и третий 12 элементы И, первый 13 и второй 14 элементы НЕ. Выход элемента И 1 О соединен с первыми входами второго 11 и третьего 12 элементов И. Второй вход элемента И 11 подключен ко входу элемента НЕ 13, выход которого соединен со вторым входом элемента И 12. Выход элемента НЕ 14 подключен к третьим входам второгои третьего 2 элементов И. Первый и второй входы элемента И 10 и входы первого 13 и второго 14 элементов НЕ являются соответственно первым, вторым, третьим и четвертым входами,. а выходы второго 11 и третьего 12 элементов И, - соответственно первым и вторым выходами блока логического анализа 7.Входы и выходы устройства подключаются соответственно к выходам и ко.888212 ется в более высокой по сравнению спрототипом точностью контроля, достигаемой за счет введения автоматической коррекции усилительного тракта. формула изобретения 4 1. Устройство для контроля запоминающих матриц, содержащее адресный блок, генераторы сигналов, блок местного управления, предварительные усилители, усилители считывания и блок управления, причем одни из входов предварительных усилителей и выходы адресного блока являются соответственно входами и выходами устройства, вход адресного блока соединен с первым выходом блока управления, второй выход которого подключен к первым входам генераторов сигвходам контролируемой запоминающейматрицы 15,Устройство работает следующим образом.Предварительно задается порог селекции сигналов считывания, для чегоусилители 5 настраиваются таким образом, что установленное в них напряжение порога срабатывания соответствует заполнению половины емкостисчетчика 8. При контроле запоминающей матрицы 15 проверяется каждый ееэлемент, выбранный адресным блоком 1.При этом сигналы с выходов запоминающей матрицы 15 через усилители 4поступают на второй вход усилителей 5, сигнал с выхода которых проходит через блок местного управления 6.При этом на выходе блока 6 появляется сигнал соответствия записанной и считанной информации, которыйпоступает на вход блока управления 2,Устройство работает таким образомдо обнаружения дефектного элементазапоминающей матрицы 15, при выборекоторого амплитуда сигнала на выходематрицы 15 не соответствует установленному в усилителях 5 порогу селекции. В результате на выходе блокаместного управления 6 не появляетсясигнал соответствия записанчой исчитанной информации, и на вход адресного блока 1 подается команда опрекращении дальнейшей проверки элементов матрицы 15. Контроль параметров усилителей 5осуществляется в цикле записи информации в матрицу 15 по команде блока;управления 2. При этом с выходовгенераторов 3 поступают сигналы самплитудой, равной допустимой амплитуде считывания Ч ", или сигналы с амплитудой, равной допустимой амплитудесчитывания "0". Эти сигналы поступают поочередно на второй вход усилителей 5. Если параметры этих усилителей находятся в пределах нормы,то по выходным сигналам усилителей 5блок местного управления 6 вырабатывает сигнал соответствия, поступающийна четвертый вход блока логическогоанализа 7. Этот сигнал соответствияпроходит через элемент НЕ 14 и закрывает второй 11 и третий 12 элементы ИВ результате блок логического анализа 7 не вырабатывает сигналы для изменения содержимого счетчика 8, 1 Ф 3 ЗФЗФ 3 бЕсли через усилители 5 сигнал не прошел при подаче на его второй вход сигнала, соответствующего "1", ипи прошел сигнал при подаче на его второй вход сигнала, соответствующего 0", то сигнал соответствия на выходе блока местного управления 6 не вырабатывается. При этом сигналы, поступающие на третий и четвертый входы блока логического анализа 7, проходят через первый 13 и второй 14элементы НЕ и открывают второй 11 и третий 12 элементы И. В результате на входы счетчика 8 подаются соответственно сигналы сложения или вычитания н".При изменении содержимого счетчика 8 кодированные сигналы с его выходов поступают в преобразователь сигналов 9, что вызывает изменение напряжения порога срабатывания усилителей 5 и, следовательно, восстановление требуемого порога селекции сигналов считывания.При значительных изменениях параметров усилителей 5 происходит либо переполнение счетчика 8, либо его полная очистка. В любом из этих случаев на вход блока управления 2 поступает с блока местного управления 6 сигнал несоответствия, указывающий на неисправность усилителей 5.Таким образом обеспечиваются контроль и автоматическая корррекция усилительного тракта при отклонении его параметров от нормы.Технико-экономическое преимущество предложенного устройства заключа 888212налов, и усилителей считывания идругим входам предварительных усилителей, третий выход блока управлениясоединен со вторым входом генераторовсигналов, выходы которых подключенык выходам предварительных усилителейи второму входу усилителей считывания, вход блока местного управлениясоединен с выходом усилителей считывания, а выход - со входом блока управления, о т л и ч а ю щ е е с ятем, что, с целью повышения точностиконтроля, устройство содержит блоклогического анализа, преобразовательсигналов и счетчик, причем первыйвход блока логического анализа подключен к выходам генераторов сигналов, второй, третий и четвертый входы блока логического анализа соединены соответственно со вторым и стретьим выходами и со входом блокауправления, входы счетчика подключены соответственно к первому и ковторому выходам блока логическогоанализа, а выходы счетчика соединены со входами преобразователя сигналов, выход которого подключен ктретьему входу усилителей считывания. 2. Устройство по и, 1, о т л ич а ю щ е е с я тем, что блоклогического анализа содержит элементы НЕ и элементы И, причем выход первого элемента И соединен с первымивходами второго и третьего элементов И, второй вход второго элемента Иподключен ко входу первого элемента НЕ, выход которого соединен со втоФ рым входом третьего элемента И, выход второго элемента НЕ подключен ктретьим входам второго и третьегоэлементов И, первый и второй входыпервого элемента И и входы первогоВ я второго элементов НЕ являются соот.ветственно первым, вторым, третьими четвертым входами, а выходы второгои третьего элементов И - соответственно первым и вторым выходами блокалогического анализа.Источники информации,принятые во внимание при экспертизе1. Запоминающие устройства. Тонкиемагнитные пленки. М., "Наука", 1968,а с,98,2. Авторское свидетельство СССРУ Й 32 бОМ, кл. 6 11 С 29/00, 1975