Запоминающее устройство с автономным контролем

(7 ) Заявите Московский ордека Ленина энергеткческик инс 54) ЗАПОМИНАФМЕЕ УСТРОЙСТ С АВТОНОМНЫМ КОНТРОЛ рования и при переда В устрой- минающие Изобретение относится к вычислительной технике. а именно к запоминающим устройствам на многоразрядных модулях памяти на интегральных микросхемах со схемами обнаружения отказавших модулей.Известно устройство для кодидекодирования циклических кодовче информации по каналам связи.стве используются постоянные залоблоки и сумматоры 3.Устройство требует для обнаружения оши. бок либо большого времени на декодирова. ние, либо большой избыточности.Известна информационная память, состо. ящая из М модулей памяти по В разрядов в каждом модуле, устройство контроля, состоящее из В блоков контроля по четности и обнаруживающее ошибки при отказе модул памяти, т.е. до В разрядов 2).Недостатком устройства является излигц. няя избыточность в проверочных разрядах и невозможность определения места отказа.Наиболее близким к предлагаемому по технической сущности являются запоминающие устронства с контролем на основе юсловогоконтроля по модулю, содержащие накопитель,информационные входы которого подключенык входам первого формирователя контрольныхразрядов, а информационные выходы - ковходам второго формирователя контрольныхразрядов, схему сравнения, одни входы которой подключены к выходу второго формирователя контрольных разрядов, а другкек выходам контрольных разрядов накопителя 31,Однако устройство характеризуется недостаточной точностью контроля, а имекно не.воэможностью определения номера отказавшегомодуля и определения всех ошибок прк отка.зе одного молвя,Цель изобретения - повышение точностиконтроля.Поставленная цель достигается тем, чтов запоминающее устройство с автономнымконтролем, содержащее накопитель,информа.ционные входы которого подключены к вхо.дам первого формирователя сигналов контрольных разрядов к являются информацион.3 90758ными входами устройства, одни контрольныевходы накопителя подключены к выходампервого формирователя сигналов контрольныхразрядов, выходь накопителя подключены квходам второго формирователя сигналов контрольных разрядов и являются информа.ционными выходами устройства, выходы второго формирователя сигналов контрольныхразрядов подключены к одним входам схемысравнения, вторые входы которой подключены 10к одним контрольным выходам накопителя,дополнительно введены первый постоянныйцакопитель, входы которого подключены кинформационным входам цаконителя, первыйформирователь сигналов четности, входы кото-рого подключецы к выходам первого постоянного накопителя, а выходы - к другимконтрольным входам накопителя, второй постоянный накопитель, входы которого подключены к информационным выходам накопителя,второй формирователь сигналов четности, входы которого подключены к выходам второгопостоянного накопителя, сумматор-вычитатель,одни входы которого подключены к другимконтрольным выходам накопителя, а другиевходы - к выходам второго формирователясигналов четности, и третий постоянный накопитель, одни входы которого подключены квыходам схемы сравнения, дрыне входык выходам сумматора.вычитателл, а выходыЗОтретьего постоянного цакопителя явлютсяуправляющими выходами устройства,11 а чертеже представлена блок-схема предлагаемого устройства с автономным контролем.Устройство содержит накопитель 1, информационные входы 2, первый Формирователь 3 Зфсигналов коцтрольцьх разрядов, первый постоянный накопитель.4, первый формирователь 5сигналов четности, схему 6 сравнения, информа.циоцные выходы 7, второй формирователь 840сигналов контрольных разрядов, второй посто.япп накопитель 9, второй формирователь 10сигналов разрядов четности, сумматор-вычита.тель 11, третий постоянный накопитель 12 ирегистрирующую схему 13.Устройство работает следующим образом,4На информационные входы 2 накопителя 1входы первого формирователя 3 сигналовконтрольных разрядов и входы первого по.стоянного накопителя 4 поступает двоичныйкод числа, подлежащего записи в очередномцикле. В информационные разрядь накопите.ля 1 непосредственно, а в контрольные раэ.ряды после соответствующей обработки в кодирующем устройстве, состоящем иэ первогопостоянного накопителя 4, первого формиро- Звателя 5 четности и первого формирователя3 сигналов контрольных разрядов но модулю3. Если А - величина нечетного выбранного модуля, то возможная величина разрядностимодуля памяти не превышает величину (А - 1)разряд и количество охваченных контролеммодулей памяти не может превышать величи.цы (А - 1). Количество контрольных разрядов,необходимых для записи вычета числа по модулю А, определяется величиной К = 1+ 1 оцА), где 1 оцА 1 - целая часть числа.С помощью первого формирователя 3 сигна.лов контрольных разрядов по модулю опре.деляется вычет записываемого числа, которыйзаписывается в К 1, контрольных разряда.Определение вычета производится следующим образом, Всем (А - 1) разрядам с пер.вого модуля памяти придается вес один.Всем (А - 1) разрядам со второго модуля памяти придается вес два, Всем (А - 1) раээл.дам с третьего модуля памяти придается вестри и тд,Укаэанные разряды в соответствии с при.своенцыми весами поступают на первый формирователь 3 сигналов контрольных разрядовпо модулю А. Известно, что формирователипо нечетному модулю имеют входь с весами1, 2, 4, , т.е. равными степени двойки.Поэтому для того, чтобы иметь вес, не рав.ный степени двойки, необходимо разряды смодулей памяти с такими весами подать од.новремецно ца несколько входов с различны.ми весами первого формирователя 3 сигналовпо модулю А, Это позволяет закодироватьвсе контролируемые модули накопителя 1.Определение К контрольных разрядовв нервом постоянцом накопителе 4 произво.дится. следующим образом, Первый постоянныйнакопитель 4 состоит из (А - 1) модуля, каж.дый из которых предназначен для кодиров.ки своего модуля памяти, (А - 1) разряд смодуля памяти поступает ца вход своего пер.вого постоянного накопителя 4, где проиэво.дится кодировка по следующему алгоритму00ОО - одна кодовая комбинация00 , 0100 , 1 О - для всех комбинаций, содер.жащих всего 1 единицу в0100 коде из (А) разрядов1000/ одна кодовая комбинация00111 - для всех комбинаций, содер.жащих две единицы в коде11ОО из (А - 1) разрядов " одцакодовая комбинация1111 - одна кодовая комбинация,т.е. для кода из (А - 1) разрядов цеобходимовсего (2"+ 1) кодовая комбинация, длятого, тобь определить наличие оии 6 ки любойкратности в (А - 1) разрядном модуле всех(А) модулей памяти. Фл этого цеобходи.мо иметь контрольные разряды К, количествокоторых определяется из выржеция5 907588 6Кп = 1 + оц(А - 1)3, ются в дополнительные контрольные разряды где оц,(А) - целая часть числа. модулей памяти накопителя 1.В табл. 1 приведены различные хзрактерисОдноименные разряды скаждого из (А - 1) тики, которые позволяют выбрать нужный модулей постоянного накопителя 4 складыва модуль и разрядность постоянного накопителя ются по модулю 2 в первом формирователе для обнаружения всех ошибок при отказе 5 и получается на выходе формирователя 5 одного модуля и определить номер отказавКп контрольных разряда, которые записыва- щего модуля памяти. Таблица 1 17 13 А 19 Км 5 5 3 3 4 3 4 3 4 5 4 3 Кол-вомодулей 4 6 10 10 12 12 16 16 18 18 18 Разрядмодуля 4 6 7 12 7 16 7 16 18 10 7 Разряд заломи. нающего 16 устрой- ства 36 70 100 84 144 112 256 126 288 324 При считывании работа устройства происходит следующим образом.Считанные информационные разряды иэмодулей памяти накопителя 1 поступают на информзционные выходы 7 и на входы второго формирователя 8 сигналов контрольных разрядов по модулю и второго постоянного накопителя 9, где аналогично выработке контрольныхразрядов в блоках 3 - 5 производится выработка контрольных разрядов из считанных кодов чисел, Полученные контрольные разряды сравниваются с соответствующими контрольными разрядами, считываемыми из накопителя 1, в схеме 6 сравнения и сумматоре-вычитателе 11 следующим образом. Контрольные вычеты сравниваются поразрядно в схеме 6 сравнения, что позволяет определить величину изменившегося модуля при наличии ошибки, В суммато.ре вычитателе 11 производится вычитание конт.рольного кода, поступающего из накопителя 1 из контрольного кода, поступающего из второго формирователя 10 разрядов четности че.рез второй постоянный накопитель 9. Учитывая специфику задания кодов в постоянном накопителе, по разности кодов можно судить околичестве ошибок, возникших в результате отказа. Для определения факта ошибки доста.55 точно контрольных разрядов, определяемых с помощью первого и второго постоянных накопителей. Однако для оирспелсиия иомерз отказавшего модуля необходимы коитрольиые разряды, определяемые с помощью исрвого и второго формирователей контрольных разряповпо модулю А, Опрепсление иомсрз откззавшего модуля пронзвоцится и третьем постоянномнакопителе 12. Регистрация номера производится регистрирующей схемой 13,Определение номера откзззвшего мопуляпроизводится следующим образом. Возьмемдля определенности величину мопуля А=7.,11 ля понимания принципа оихпелсния номераотказавшего модуля составляется таблица со.ответствия межлу количеством отказавшихразрядов в модуле памяти, опрспепясмых спомощью постоянных накопителей 4 и 9, фор.мирователсй 5 и 10 и сумматора-вычитзтеля11, величиной изменившегося мопуля, определяемой с помощью формироизтеисй 3 и 8сигналов контрольных разряпов ио мотню Аи схемы 6 сравнения. и клпом иг мерз откззавшего модуля памяти. Данные свепеиы втаблицу 2,Как видно из табл. 2, есть опнозкзчиоссоответствие между количеством возникшихошибок, величиной изменингиего модуля иномером отказавшего мопуля памяти. Аналогичные таблицы нетрудно построить и плядругих значений модуля А. Нзниая таблицазаписывается в третий иостоянигзй изкоии907588 8разом, определяются все ошибки в пределахразрядности модуля памяти и определяетсяб. номер модуля памяти,Таблица 2 Величинаизменивше.гося модуля1 6 2 5 3 е те ни я 7тель 12. На его выходе имеем код номера отказавшего модуля памяти, который постчпает в регистрирующую схему 13. Таким о Применение предлагаемого изобретения позволяет повысить точность контроля за счет обнаружения ошибок любой кратности и, кроме того, обнаружение номера отказавшего разряда. Это позволяет повысить эффективность работы запоминающего устройства с автоном. 30 ным контролем. ормула, изобр3 Запоминающее устройство с автономным контролем, содержащее накопитель, информа.ционкые входы которого подключены к входам первого формирователя сигналов конт.рольных разрядов и являются информапион ными входами устройства, одни контрольные входьь накопителя подключены к выходам первого формирователя сигналов контрольных разрядов, выходы накопителя подключены к входам второго формирователя сигналов конт рольных разрядов и являются информацнон.ными выходами устройства, выходы второго формирователя сигналов контрольных разрядов подключены к одним входам схемы сравнения, вторые входы которой подключены к одним контрольным выходам накопителя, о т л и.чающееся тем,что,сцельюповышения точности контроля, оно содержиг пер.вый постоянный накопитель, входы которого подключены к информационным входам накопителя, первый формирователь сигналов четности, входы которого подключены к выхо.дам первого постоянного накопителя, а выходы - к другим контрольньгм входам накопителя, второй постоянный накопитель, входыкоторого подключены к информационным вы.ходам накопителя, второй формирователь сиг.палов четности, входы которого подключенык выходам второго постоянного накопителя,сумматор-вычитатель, одни входы которогоподключены к другим конгрольным выходамнакопителя, а другие входы - к выходамвторого формирователя сигналов четности,и третий постоянный накопитель, одни входыкоторого подключены к выходам схемы сраЪ.пения, другие входы - к выходам суммато.ра.вычитателя, а выходы третьего постоянногонакопителя являются управляющими выходами устройства,Источники информации,принятые во внимание при экспертизе1. Специализированные и комбинированныевычислительные устройства Межв. сб. научн.трудов. Вып. 6, Рязань, 1978 г., с. 114 - 119.2. Патент Великобритании Ю 1391976,кл, 6 11 С 29/00, опублик. 1975.3. Путинцев Н. Д. Аппаратурный контрольуправляющих цифровых вычислительных машин,М., "Советское радио", 1966, с, 434 (прототип).907588 ректор М. Кост Тираж 624 ВНИИПИ Государсвенного комите но делам изобретений и откр 113035, Иосква, Ж 35, Раушскаяаказ 601 6 аб Проектная дактор Н. Бобков Составитель В. ГордоновТехред Е. Харитойчнк ПП "Патент", г. Уж Пта СССРй