Патенты с меткой «микропроцессор»

Номер патента: 618733

Опубликовано: 05.08.1978

Авторы: Бестань, Калмыков, Кириченко, Кривоносов, Сычев

МПК: G06F 3/00

Метки: ввода—вывода, данных, микропроцессор

...48.Арифметическо-логическое устройство 6 содержит мультиплексор 49, регистр аккумулятор 50, выходной мультиплексор 51, сумматор 52,Устройство управления 7 содержит дешифратор 53 микроопервций, регистр 3354 микрооперапий, дешифратор 5, уел-. вий, регистр 56 условий и мультиплексорр 57.ЗУ программы 8 включает мультип - лексор 58, матрицу памяти 59 и мульти плексор 60.Делигель 10 содержит коммутатор 61, с"мматор 62, статические регистры 63-66 и лтультиплексор 67.Микропроцессор работаег следующпл образом. Выполняемые микропроцессором функции и режим работы определяются содержимым ЗУ 8 программы,Например, микропроцессор 21 выполняет функции диспетчеризации и сопряжения между пеггральныл процессором 25, ЗУ 26,27 и микропроцессорами ввода -...

Номер патента: 633025

Опубликовано: 15.11.1978

Авторы: Бабордин, Пухов, Скорик, Степанов

МПК: G06F 17/10

Метки: микропроцессор, сеточный

...элемента И, второй вход которого соединен с управляющей шиной, выход второго элемента И подключен к одному входу сумматора, другие входы которого являются входами сеточного микропроцессора, выход сумматора через элемент задержки подключен ко входу первого умно- жители, выход которого соединен с информационным входом регистра,На чертеже показана блок-схема сеточного микропроцессора.Сеточный микропроцессор содержит сумматор 1 состоящий из двухвходовых комбинационных сумматоров 2-6, элемент 7 задержки первый умножитель 8, р гистр 9 (типа Р ) с прямым и инверсным выходами, элементы И 10 и 11,вто рой умножитель 12, накапливающий сумматор 13. Позициями 14-18 обозначены входы сеточного микропроцессора.Все связи на чертеже, обозначенные...

Номер патента: 646336

Опубликовано: 05.02.1979

Авторы: Калмыков, Кириченко, Кривоносов, Сычев

МПК: G06F 15/00

Метки: микропроцессор

...элементах И 19, 20,При записи И слов в память 9 всчетчике 10 накопится И импульсов,при этом на выходе дешифратора 16появится сигнал, который бпокируетвыдачу сигнапа на выход микропроцессора и запрещает.прохождение информации через элемент И 17,Начиная с этого момента временимикропроцессор готов к выполнениюпрограммы, хранящейся в стэковой памяти 9. При выдаче каждого слова навыходы текущей микрооперации из солдержнмого счетчика 10 вычитается едй-.ница, запрещающий сигнал на выходедешифратора 16 исчезает, что позвопяетпринимать управляющие слова в память9. При появлении на выходе стэковойпамяти 9 управляющего словахарактеризующего прием чисновой информации,на выходе дешифратора 14 вырабатывается сигнал, запрещающий прием информации в...

Номер патента: 693377

Опубликовано: 25.10.1979

Авторы: Калмыков, Кириченко, Левков, Линчевский, Сычев

МПК: G06F 15/00

Метки: микропроцессор

...Коды Операций, выполняемых в микропроцессоре, сгруппированы такимОбразом что каждой группе соответСТВУЕт ОДИН таКт, В КОТОРОМ ФОРМИруется сигнал переноса, а команды,65 В которых не формируется сигнал пе 693377реноса, вообще не вырабатывают управляющих сигналов на выходе шйфратора 13 групп команд, Достигается это тем, что соответствующие этим операциям выходы дешифратора 4 не подсоединены ко входам шифратора 13.При наращивании разрядности вычислительного устройства аппаратным способом на основе БИС возникают задержки в формировании сигналов переноса, величина которых зависит от местояа хождения кристалла БИС, от места начала их формирования.В изобретение длительность такта формирующего сигнала переноса изменяется в зависимости...

Номер патента: 717772

Опубликовано: 25.02.1980

Авторы: Асцатуров, Лысиков, Шостак

МПК: G06F 15/00

Метки: микропроцессор

...опе- вуют все элементы матрицы 5 - как полраций 8 одного из кодов: 0101, 0110,ные, так и вырожденные (конъюнкторы),1000 - на первый вход демультиплексо- так как матрица 5 в данном случае являра 10 (см. фиг. 1) поступит результат .5 ется формирователем частных проиэведепораэрядной койъюнкции, или диэъюнкции, ний. Частичные произведения поступаютили сложения по модулю два соответствен на четвертый выход матрицы 5 и далеено. Далее результата поступает на выход- на вход матрицы одноразрядных сумматоной регистр 13. ров 6, В результате суммирования частич-Рассмотрим порядок выполнении алгеб 0 ных произведений на выходе матрицы 6раического сложения, Начальная фаза вы- формируетси полное произведение, котороеполненйя совпадает с соответствующей...

Номер патента: 734695

Опубликовано: 15.05.1980

Авторы: Носков, Садомов, Седова, Синдаловский, Хохлов, Черницкий

МПК: G06F 15/00

Метки: микропроцессор, однокристальный

...следующей командой программы осуществляется по установленному адресу, Если состояние триггера нулевое, то последовательность управляющих сигналов обеспечит сдвиг адресов в регистрах 9 и 4, соответствующих команде следующей за данной, и ее выбору для выполнения. Выполнение команд, в которых осуществляется действие над словами переменной длины, осуществляется при помощи схемы 2 сравнения и блока 13 управления, состоящего из восьми тетрад, расположенных в ячейках 6 оперативной памяти с начальным адресом первой тетрады в массиве А 1 в зоне памяти с начальным адресом А 2. Слово команды содержит код операции и адреса А 1 и А 2 в двоичном коде. При выполнении данной команды назначение схемы 2 сравнения следующее. Каждый адрес выборки...

Номер патента: 746532

Опубликовано: 05.07.1980

Авторы: Балашов, Кузьмин, Куприянов, Пузанков

МПК: G06F 15/00

Метки: микропроцессор

...хранимойна конвейерйом рйгйстре 9, либо непосредственно йоманпы, хранимой на реги 2стре 13, в также формирование адреса ,подвчей группы разрядов микрокомавды, с выходов блока 8 микропрограммной памяти нв входы управления адресом БМУ 7, При возникновении заднего фронта сивхросигнала очередная микрокомвнда по сформированному в БМУ 7 адресу считывается из блока 8 микропрограммной памяти на конвейерный регистр 9, При возникновении положительного фрон та сивхросигнала цикл работы устройства повторяешься. Если нв елемент 14 НЕ подается 1, то закрывается регистр 12, а отрывается регистр 13, что обеспечивает реализацию в цещрвльном блоке 1 микройоманды, определяемой йодом комв- ды, хранимой на регистре 13, в противном случае на выходы кода...

Номер патента: 763904

Опубликовано: 15.09.1980

Авторы: Боюн, Козлов, Ледянкин

МПК: G06F 17/13

Метки: микропроцессор, сеточный

...вмомент "развертки" соответствующегоадреса мультиплексора. Если в предыдущей итерации, например, были выделены приращения во всех соседнихмикропроцессорах, то все четыре коэффициента будут введены через мультиплексор на вход суммирующего блока40 2 в текущей итерации. Сложение коэффи"циентов может осуществляться последовательным, параллельным, последовательно-параллельным способами. Витоге с помощью суммирующего блока2 промежуточного результата будетполучена и запомнена в узле сдвига3 сумма коэффициентов. Для определен"ности будем считать в дальнейшем,что операции выполняются над числами в последовательном коде, формапредставления - фиксированная запятаяперед старшим слева значащим разрядом после знаковогоа обработкачисел в...

Номер патента: 858024

Опубликовано: 23.08.1981

Авторы: Илюшин, Мясников

МПК: G06J 3/00

Метки: аналого-цифровой, микропроцессор

...методы аиалого.цифрового преобразованйя, например последовательного приближения, йерезарядного урав, новешивания, комбинированные и т,п. Кроме того, можно реализовать различные алгоритмы4 6АЛУ в регистр 15 старших разрядов запись выходного напряжения с преобразователей 17 и 18 пересылки в устройство 3; результат сравнения из блока 4 сравнения в регистр 9; сдвиг содержимого АЛУ в сторону младших разря.дов на 1; пересылка содержимого АЛУ в блок 11; сложение в АЛУ содержимого регистра и блока 11; если сигнзл триггера переполнения АЛУ равен нулю, то переход к третьему действию; считывание выходного кода.Рассмотренный алгоритм легко модифицируется на случай многокаизщного преобразования.Следует отметить, что развитие средства мик...

Номер патента: 881760

Опубликовано: 15.11.1981

Автор: Аристов

МПК: G06F 17/16

Метки: микропроцессор, цифроаналоговый

...3и блок 4 формирования уровня напряжения, вход 5 микропроцессора.Блок вычислений вектора 1 содержитрешающие блоки б, которые содержаттри сумматора 7-9, узел умножения 10и ти коммутатора 11,Последовательность работы устройства состоит в задании кода операцийв виде комбинаций высоких и низкихуровней напряжения по входу 5, задании в виде напряжений на первый и вто рой входы устройства соответственнозначений переменных, являющихся компонентами вектора, и съем результатов в виде напряжений, формируемыхна всех четырех выходах устройства, 65 Код операций характеризуется значениями а ад, амм д" м 57 к, 9 н бхайгде а; и; - компоненты матриц А и 8 соответственно.Код операций задается на входы узлов б блока 1, блока 2 и функционального...

Номер патента: 894715

Опубликовано: 30.12.1981

Авторы: Меркулов, Покровский, Садовникова

МПК: G06F 15/00

Метки: микропроцессор

...вторым итретьим счетными входами блока, первый вход шестого элемента И соединен со счетным входом третьего запоминающего элемента, выход которогосоединен со вторым входом шестогоэлемента И, выход которого соединенсо счетным входом четвертого запоминающего элемента, первый вход седьмого элемента И соединен с выходомтретьего запоминающего элемента ипервым входом восьмого элемента И,второй вход седьмого элемента Исоединен с шестым входом блока исо вторым входом восьмого элементаИ, выход седьмого элемента И соединен с первым и вторым адреснымивыходами блока, выход восьмого элемента И соединен с третьим адреснымвыходом блока, первый вход девятогоэлемента И соединен с адресным входом блока, а второй вход - с седьмым входом блока, выход...

Номер патента: 943734

Опубликовано: 15.07.1982

Авторы: Белицкий, Городецкий, Дряпак, Евзович, Кургаев, Палагин

МПК: G06F 15/00

Метки: микропроцессор

...чтениеиэ внешней памяти и интерпретацию команды. 25Микрокоманда на регистре 7 состоитиэ опереционной н адресной частей. Операционная часть представляет собой совокупность независимо закодированных полей основанных и.дополнительных микро- З 0приказов, первые из которых декодируются дешифраторами 8 и 21.Дешифратордополнительных микроприказов на чертеже не показан. Дополнительные микроприказы в микрокомандах, реализующихосновные команды процессора, не вырабатываются, Адресная часть (поле) содержит код адреса следующей микрокоманды или базовый адрес группы следующих мнкрокоманд,В соответствии с основными микроприкаэами читается из внешней памяти и записывается в регистр 1 код команды,Микроприказы условий с выходов элементов ИЛИ 17...

Номер патента: 943735

Опубликовано: 15.07.1982

Авторы: Алексеевский, Дряпак, Кургаев, Малиновский, Палагин, Цветов

МПК: G06F 15/00

Метки: микропроцессор

...команды, содержащей базовый адрес внутренних микрокоманд, код основных микроприказов, расшифровываемых дешифраторами.9 или 11 и дополнительный микроприказ. В соответствии с основными микроприказами выполняется цтение внешней микрокоманды из внеш- ней памяти по адресу, указанному в регистрах 12 и 13 и запись ее в регистр 14. Дополнительнь 1 й микроприказ увеличивает содержимое регистра 13, например, на "единицу" младшего разряда и открывает элемент И 24. Адрес следующей внутренней микрокоманды формируется из кода адреса, содержащегося в текущей внутренней микрокоманде, и кода внешней микрокоманды, поступающих с регистра 7 и регистра 14 и записывается в регистр 5. В соответствии с кодом регистра 5 из памяти 6 выбирается и принимается...

Номер патента: 955077

Опубликовано: 30.08.1982

Авторы: Буслович, Вентиньш, Видениекс, Скоринко

МПК: G06F 9/22, G06F 9/50

Метки: микропроцессор

...вычислительный процесс и выдает сообщение о том, что системная магистраль освобождена. Это сообщение микропроцессора поступает на триггер 14, синхронизируется с тактовыми импульсами генератора 4 и передается на триггер 19.После поступления разрешающего сигнала от блока 5 триггер 19 вырабатывает сигнал подтверждения захвата, который активизирует коммутатор 8, регистр 10 и через триггер 20, тактированный от генератора 4, поступает на шину системной магистрали. Этот сигнал информирует другие микропроцессоры о том, что магистраль занята. После 40 этого микропроцессор, полностью активизированный, приступает к обработке внешнего прерывания.В первом машинном такте, который определяется блоком 5, на выходе арифметикологического блока 7...

Номер патента: 974373

Опубликовано: 15.11.1982

Авторы: Баумс, Берзиньш, Васариньш, Видениекс, Ермолов, Пекаревич, Чипа

МПК: G06F 15/00

Метки: микропроцессор

...соединен с третьим входом регистра вектора прерываний, группа выходов тр тьего дешифратора соединена с первыми входами группы регистров, второй выход блока управления и Синхронизации и вы ходы регистра управляклцего слова соединены с входами логического коммутатора, первый выход которого соединен с, ,вторым входом третьего элементэ. И, второй выход логического коммутатора соединен с вторым входом управляющей памяти и первым входом буферного дешифраора соединен с третьим входом управляю-.щей памяти, выход которой соединен с вторым входом буферного регистра, двунадправленный коммутатор, соединенный шиной связи с входами буферного регистра данных, регистра управляклцего слова, с : четвертым входом управляющей памяти,вторыми входами...

Номер патента: 1012266

Опубликовано: 15.04.1983

Авторы: Акопов, Гуревич, Малофеев, Незнамов, Обушева

МПК: G06F 15/00

Метки: микропроцессор

...блок 1 . памятимикропрограмм, регистр 2 микрокоманд, операционный блок 3, блок 4 микропрограммного управления и блок 5 маскировайия кода операции (фиг. 1)., Адресный выход блока 4 соединен с адресным входом блока 1,вход и выход переноса блока 4 подключены соответственно к выходу и входу переноса блока 3. Выход управления коммутацией и выход микрокоманд блока 1соединены соответственно со входом5управления коммутацией блока 4, входом регистра 2, Первый, второй, третий и четвертый выходы регистра 2подключены соответственно ко входудешифрации микроопераций и управляющему входу блока 3, а также вхо 10 ду разрешения загрузки и входу управления режимом блока 4. При этомвход данных блока 3 соединен со входом 6 данных микропроцессора,...

Номер патента: 1016788

Опубликовано: 07.05.1983

Авторы: Берсон, Гольдреер, Седов

МПК: G06F 15/00

Метки: контролем, микропроцессор

...мик ти, свертку 9 по модулю два адреса,15ропроцессора соединен с входом пере-второй триггер 10 четности, блок 11 носа арифметико-логического блока, микропрограимного управления с бловыход переноса которого соединен с ком 12 постоянной памяти и регистром1 Г выходом переноса микропоцессора, ин- микрокоманд с полями 13 - 1 э, выход- Формационный выход арифметико-логи- ную шину 16 адреса, выходную ши уо н юшин 17 ческого, блока соединен с информацион данных,. входы 18 и 19 первого и втоным входом регистра адреса, регистра Рого операндов, блок 20 сиихронизаданных и блока регистров, введены ции,.коммутатор 21 свертки адреса, коммутатор свертки адреса, коммута- коммутатор 22 свертки данных, элемент тор свертки данных, элемент И-НЕ и И-НЕ;23,...

Номер патента: 1035610

Опубликовано: 15.08.1983

Авторы: Макаренко, Полонский, Пушкарев, Степанцов

МПК: G06F 15/00

Метки: микропроцессор

...выбирается микрокоман 35 40 7 1035дами занесения группы триггеров 55,выходы которых соединены с входами группы элементов 57. Выходыгруппы элементов 57 соединены с входами элемента 62. Выходы регистра 53 5являются адресными выходами 21 блока5 и соединены с входами элементов 61.Коммутатор 10 ( фиг,4) содержитэлемент НЕ 64, группы элементов И 65,66 и элементов ИЛИ 67 Первые входыгруппы элементов бб представляютсобрй первую информационную группувходов 11 коммутатора 10. Вторые входы группы элементов бб соединены между собой и с выходом элемента 64.Первые входы группы элементов 65 являются второй группой информационныхвходов 23 коммутатора 10. Вторыевходы группы элементов 65 соединенымежду собой, а также с входом элемента 64 и управляющим...

Номер патента: 1037263

Опубликовано: 23.08.1983

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микропроцессор

...34 является входом 21 переноса блока 1, а выход переноса сумматора 34 соединен с информационным входом триггера 59, Выходысумматора 34 и групп элементов И 35 45 ИЛИ 36 и НЕ 37 соединены соответственно с входами групп элементовИ 38, И 39, И 40 иИ 42.Выходы групп элементов И 38, И 39,И 40, И 41 и И 42 соединены с входами группы элементов ИЛИ 43, выход которой соединен с информационными входами счетчика 44 и регистра 45. Входсдвига регистра 45 является входом22 сдвига блока 1. Выход сдвига регистра 45 соединен с входом элемен та И 62. Синхронизирующий вход триггера 59 соединен с выходом элементаИ 56, а выход - с входом элементаИ 61. Выходы элементов И 61 и И 62И 78, ИЛИ 79. Первые входы группыэлементов И 78 являются информационным входом...

Номер патента: 1045231

Опубликовано: 30.09.1983

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микропроцессор

...элементов 29,30 и входы элементов35. Выход сумматора 28 соединен свходами группы элементов 32, Выходы групп элементов 29, 30 и 31 соедкнен 9 5соответственно с входами групп элементов 33,34 и 36,Выходы групп элементов 32-36 соединены с нходами групп.элементов 37,ныхсды которых подключены к информационным входам счет- Очика 38 регистра 39, Выходы счетчика 38 и регистра 39 являются соответственно адресным выходом 3 кинФормационным ныходом 4 блока 1,В":".ход регистра 39 соединен с входа- д.к сумматора 28, и входами группэлементов 29-3),И входу 25 блока 1 подключены входы элементов 40 -45 Вход переносасумматора 28 к вход первого сдвигарегистра 39 соединены с входом 23переноса блока 1, Выход переносасумматора 28 соединен с...

Номер патента: 1062711

Опубликовано: 23.12.1983

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микропроцессор, секционный

...операционного блока соединены с выходом признаков 1 -йоперационной секции, второй информационный вход первого межсекционногомультиплексора операционного блока соединен с входом признаков первой операционной секции, первый информационный вход Ь -го межсекционного мультиплексора операционного блока соединен с выходом признаков П -йоперационной секции, выход каждого с -го ( 1 с -1,2 П -1 мексекционного мультиплексора операционного блока соединен с входоМ признаков (1 +1) -й операционной секции, выход П -го межсекционного мультиплексора операционного блока соединен с информационным входом мультиплексоралогических условий, выход каждого л -го входного мультиплексора операционного блока соединен с информационным входом( +1) -й...

Номер патента: 1119021

Опубликовано: 15.10.1984

Авторы: Бронштейн, Вайзман, Гущенсков, Рачевский

МПК: G06F 15/00

Метки: микропроцессор

...вход 36 загрузки, вход 37 синхронизации, выходы 38, 39 соответственно разрядовадреса строки и разрядов адреса ко 15лонки,Второй дешифратор 6 содержитэлемент НЕ 40, первый 41, второй 42,третий 43, четвертый 44, пятый 45элементы И, входы 46 и 47, выходы 2048 в49, группу выходов 50.Коммутатор 9 (фиг. 5) содержитпервый 51 и второй 52 элементы ИЛИ,первую 53 и вторую 54 группы элементов И-ИЛИ информационные входы 55,56.25Блок 11 формирования адресаусловного перехода (фиг. 6) и второйрегистр 8 предназначены для формирования разрядов адреса памяти микропрограмм. Блок 11 формирования адре-З 0.са условного перехода содержит элемент И 57, первый 58.и второй 59 элементы ИЛИ, первый 60 и второй 61триггеры, элемент НЕ 62, группу элементов И 63,...

Номер патента: 1140126

Опубликовано: 15.02.1985

Автор: Минутин

МПК: G06F 15/00

Метки: микропроцессор

...2 И-ИЛИ-НЕ и с управляющим входом генератора тактовыхимпульсов, первый, второй и третийвыходы которого соединены соответственно с входами первого, второго итретьего формирователей импульсов,выходы которых соединены соответственно с вторым и третьим входами элемента 2 И-ИЛИ-НГ и с входом элементаНЕ, выход которого соединен с входомсинхронизации операционного блока,выход элемента 2 И-ИЛИ-НЕ соединенс входом синхронизации блока микропрограммного управления,На Фиг. 1 представлена функциональная схема микропроцессора; нафиг. 2 - временные диаграммы работымикропроцессора, на Фиг. 3 - блоксхема алгоритма функционированиямикропроцессора.Микропроцессор содержит блок 1памяти микрокоманд, блок 2 микропрограммного управления, операционный блок...

Номер патента: 1141419

Опубликовано: 23.02.1985

Авторы: Лысиков, Рачевская, Чеховских

МПК: G06F 15/00

Метки: микропроцессор

...результата, кроме того, пер 3вые и вторые входы 1 -го элемента И первой группы подключены соответственно к 1 -м выходам регистра первого операнда и мультиплексора (1:1, Х ), где М - разрядность микропроцессора и соединены соответственно с первым и вторым входами 1 -го элемента ИЛИ второй группы, выход которого подключен к первому входу1 1-го элемента И второй группы и соединен с первым входом-го элемента И третьей группы, выход 1 -го элемента И первой группы подключен к входу-го элемента НЕ группы и соединен с первым входом 1 -го элемента И четвертой группы, второй вход 1 -го элемента И третьей группы соединен с выходом 1 -го элемента НЕ, выходы элементов И групп с второй по четвертую подключены соответственно к информационным...

Номер патента: 1161950

Опубликовано: 15.06.1985

Авторы: Кудрявцев, Садовникова, Трутце

МПК: G06F 15/00

Метки: 8-битный, микропроцессор

...регистр 47 микрокоманд, дешифратор 48 микрокоманд, регистр 49 состояния, блок 50 сдвигателя, комбинационный сумматор 51, блок 52 регистров общего назначения, рабочий регистр 53, первый блок 54 магистральных переключакнцих элементов, второй 10 блок 55 магистральных переключающих элементов, третий блок 56 магистральных переключающих элементов, первый элемент 57 задержки, второй элемент 58 задержки, третий элемент 59 за" 15 держки, четвертый элемент 60 задержки, пятый элемент 61 задержки, шестой элемент 62 задержки, первый элемент ИЛИ 63, второй элемент ИЛИ 64, третий элемент ИЛИ 65, первый элемент 20 И 66, второй элемент И 67, третий элемент И 68, четвертый элемент И 69, первый элемент НЕ 70, второй элемент НЕ 71, первый...

Номер патента: 1164721

Опубликовано: 30.06.1985

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микропроцессор

...соединен с третьим входом первого элемента ИЛИ-НЕ блока управления формированием следующего адреса, с выходом четвертого элемента И блока управления формированием следующего адреса и с вторым входом третьего элемента ИЛИ блока управления Форжрованием следующего адреса, третий вход которого соединен с третьим входом второго элемента ИЛИ блока управления формированием следующего адреса, с выходом шестого элемента И блока управления формированием следующего адреса, с третьим входом второго элемента ИЛИ-НЕ блока упранления формированием следующего адреса и с прямым входом восьмого элемента И блока управления формированием следующего адреса, выход которого соединен с пятым входом первого элемента ИЛИ блока управления формированием...

Номер патента: 1179363

Опубликовано: 15.09.1985

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микропроцессор

...И 31 и 32. Бит признака режима определяет режим (конвейерный или бесконвейерный), в кото-, .ром выполняетсясоответствующаямикрокоманда. Нулевое значение бита соответствуетбесконвейерному режиму а единичное значение - конвейерному.Участок алгоритма микропрограммы М 1 - М 7 (Фиг.8), состоящий практически из иикрокоманд безусловного перехода, пелесообразно выполнять в конвейерном режиме. Участок микропрограммы М 8 - М 12, где преобладают:иикрокоманды условного перехода, целесообразно выполнять в бесконвейерном режиме. Бит признакарежима в микрокоиандах М 1 - М 7 имеет единичное значение, а в иикрокомандах М 8 - М 12 - нулевое.Единичнымзначением сигнала 51 за" дается такой коэффициент деления делителя 28 частоты, чтобы период...

Номер патента: 1180913

Опубликовано: 23.09.1985

Авторы: Блинков, Голынский, Звездин, Пелевин, Хвощ, Цал, Шлейфштейн

МПК: G06F 15/00

Метки: микропроцессор

...микропрограмме прерывания по несуществующему коду с адресом вектора входа-выхода 10. Но вэтой микропрограмме до формирования вектора в ЦПЭ 5, стоит проверка разряда входа 3, соответствующе Ого.коду принятой команды. ЕслиКС 6 устанавливает, что соответствующий разряд входа 3 находится всостоянии "1", то в БМУ 7 происходит переход в микропрограмму вычисления функции вместо подпрограммы прерывания. Из блока 8 читаетсямикрокоманда, загруженная в регистры 13 и 14, и через дешифратор 15стробирующая выбор блока 17 с нужной таблицей коэффициентов,. ЦПЭ 5по выходу 12 выдают аргумент на адресные входы блока 17, и на вход10 подается значение функции. Кодиз регистра 14 через дешифратор16, группы элементов И 18-21 игруппы элементов ИЛИ 22 и 23...

Номер патента: 1195364

Опубликовано: 30.11.1985

Авторы: Дычаковский, Кузнецов, Ланнэ, Осокин, Страутманис, Титов

МПК: G06F 15/00, G06J 1/00

Метки: микропроцессор

...управляющим входом входного мультиплексора, третий управляющий вход которого соединен с выходом первого коммутатора, информационный вход цифровых сигналовмикропроцессора подключен к первомуинформационному входу третьего коммутатора, второй информационныйвход которого соединен с выходомкомпаратора, выход третьего коммутатора соединен с информационнымвходом блока регистров обмена.Изобретение относится к вычислительной технике, в частности к устройствам для цифровой обработки аналоговых и цифровых сигналов.Цель изобретения - расширение функциональных возможностей путем реализации режима обработки, помимо аналоговых цифровых сигналов.На чертеже приведена схема предлагаемого. микропроцессора.Микропроцессор содержит арифметико-логическое...

Номер патента: 803700

Опубликовано: 23.01.1986

Авторы: Белоус, Болдырев, Горовой, Кляшторный, Красницкий, Кузьменко, Смолов, Хвощ, Шкроб

МПК: G06F 9/46

Метки: микрокоманд, микропроцессор, памятью

...элемента ИЛИ соответственно, выход которого соединен с первым входом первого элемента И, выход которого соединен с синхровходом управляющего триггера, сицхровход первого счетного триггера соединен с входом первого синхроимпульса микропро-. цессора и с тактовым входом регистра микрокоманд, прямой выход первого счетного трцгтера соединен с вторым входом первых и вторых элементов И-НЕ и ИЛИ и с третьим входом третьего элемента ИЛИ, ггнверсцый выход первого счетного триггера соединен с своим информационным входоми с синхровходом второго счетного триггера, инверсный выход которого соединен с своим информационным входом, а прямой выход соединен с первым входом пятого элемента И-ИЕ, первый вход второго элемента И соединен с входом...