Устройство для контроля процессора

Союз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61) Дополнительное к авт. сеид-ву22) Заявлено 17. 09. 79 (21) 2834576/1 51)М. Кл. исоединением заявки Н Р 11/О рственный коиитеСССРлаи изобретенийи открытий суд 3) Приоритет -15.1181, Бюллетень Мо ания описания 151181 Опубликовано Дата опублико К 683.3 (088..В.Каравано М. Фельдма ро сесоюзный научно-исследовательски институтлектроэнергетики и Вычислительный центр-Гнавнауоехнического управления по эксплуатации энергосистем(54) УСТРОИСТВ ОНТРОЛЯ ПРОЦЕССОРА ство для фиксации, ния сбоев, содержаблок прерывания, блок индикации,нты ИЛИ, триггеры, наружения сбоя при ммы происходит повучастка программы ый адрес которой енной области оо Изобретение относится к вычислительной технике.Известно устройанализа и исправлещее блок контроля,блок переключения,элементы И и элемев котором после обвыполнении програторное выполнениеот точки, начальнхранится в определМОЗУ 1.Недостатком этого устройства является то, что оно не позволяет ликвидировать последствия целого рядасбоев. Например, если команда испортилась при хранении в МОЗУ и присчитывании ее перед выполнением произошел сбой по четности, тогда любое количество повторений выполнениячасти программы, включающей даннуюкоманду, не приведет к нормальномупродолжению вычислительного процессабеэ вмешательства оператора или снятия данной программы контрольнымипрограммными средствами. Или, например, аналогичная ситуация возникает,когда адресована несуществующая ячейка памяти по вине программиста. В ряде случаев сбой может привести к порче системных таблиц и данных или ошибочно установить уровень прерываниявнешнего устройства. Тогда только спомощью человека-оператора, которыйпроизведет установку процессора врабочее состояние и восстановлениеоперационной системы в МОЗУ, можнопродолжить вычислительный процесс,1 О что не приемлемо в оперативном режиме управления,Наиболее близким к предложенномуявляется устройство для контроля процессора, которое содержит пульт уп 15 равления, блок сопряжения с пультом,первый выход которого подключен кпервому входу блока прерываний микрпрограммы, выход блока прерываниймикропрограммы подключен к входу Ла 20 мяти микропрограмм, соединенной своимвыходом с первым входом блока операций, второй вход которого подключен кко второму выходу блока сопряженияс пультом, третий выход которого со 25 единен с первым входом блока прерываний программы, который имеет тридцатьдва входа (по числу прерываний), второй вход блока прерываний программыявляется одним из свободных входов30 незадействованного прерывания и пред 881753назначен для подключения какого-либо внешнего элемента, первый выход блока прерываний программы соединен с третьим входом блока операций, первый выход которого подключен к оятому входу блока сопряжения с пультом, а второй выход - к входу формирователя сигнала ошибки, выход которого соединен со вторым входом блока прерываний микропрограммы, третий вход которого подключен ко второму выходу блока прерываний программы 121.Однако для восстановления работоспособности процессора после сбоя и для обеспечения продолжения функционирования требуется вмешательство человека-оператора, а это влечет за собой потери машинного времени, особенно недопустимые при управлении в режиме реального времени.Цель изобретения - повышение быстродействия.Для достижения поставленной цели в устройство для контроля процессора, содержащее блок прерывания микропрограммы, формирователь сигнала ошибки, операционный блок, блок прерываний программы, память микропрограмм, блок сопряжения с пультом и пульт управления, при этом первый управляющий выход блока сопряжения с пультом соединен с первым входом блока прерывания микропрограммы, выход которого подключен к памяти микропрограмм, выход которой соединен с первым входом операционного блока, первый выход которого соединен с первым входом блока сопряжения с пультом, информационный выход которого соединен со вторым входом операционного блока, второй выход которого подключен ко входу формирователя сигнала ошибки, выход которого соединен со вторым входом блока прерываний микропрограммы, третий вход которого соединен с первым выходом блока прерываний программы, второй выход которого соединен с третьим входом операционного блока, первый вход блока прерываний программы подключен к второму управляющему выходу блока сопряжения с пультом, введены блок фиксации отказа, распределитель импульсов, элемент задержки и элементы ИЛИ, при этом выход формирователя сигнала ошибки соединен со входом элемента задержки и входом блока фиксации отказа, выход которого является выходом устройства выход элемента задержки подключен ко входу распределителя импульсов, первый выход которого под-, ключен ко второму входу блока прерываний программы, группа выходов распределителя импульсов подключена к первому входу соответствующего элемента ИЛИ, второй вход каждого элемента ИЛИ подключен к группе выходов пульта управления, группа вы 5 О 15 20 25 30 35 40 45 50 55 60 65 ходов элементов ИЛИ подключена к группе входов блока сопряжения с пультом.На фиг.1 представлена структурная схема предлагаемого устройства, на фиг.2 - структурная схема блока фиксации отказа.Устройство содержит пульт 1 управления, блок 2 сопряжения с пультом, Формирователь 3 сигнала ошибки, блок 4 прерываний микропрограммы, память 5 микропрограмм, операционный блок б, блок 7 прерываний программы, блок 8 фиксации отказа, имеющий один вход и один выход , элемент 9 задержки, имеющий один вход и один выход,распределитель 10 импульсов, имеющийодин вход и пять выходов, четыре логических элемента ИЛИ 11-14. Блок 8 фиксации отказа содержит одновибратор 15, двухразрядный счетчик 16, инвертор 17, элемент И 18,Устройство работает следующим образом.В случае аппаратного или программного сбой, который приводит к оста- нову вычислительного процесса и зависанию системы, формирователь 3 сигнала ошибки вырабатывает сигнал аварийного микропрограммного прерывания, который поступает на второй вход блока 4 прерываний микропрограммы и запускает микропрограмму обработки аварийного микропрограммногопрерывания, хранящуюся в памяти 5микропрограмм. Кроме того, сигналс выхода Формирователя 3 сигналаошибки поступает на вход элемента 9задержки и на вход блока 8 фиксацииотказа и запускает их. Элемент 9 задержки срабатывает, когда закончится действие микропрограммы обработки АМП и выдает сигнал на вход распределителя 10 импульсов, который вырабатывает серию из пяти последовательных сигналов. Четыре сигнала имитируют сигналы пульта: останов, сброс, инициация, пуск. Эти сигналы через элементы 11-14 ИЛИ подаются на входы блока 2 сопряжения с пультом. При этом процессор устанавливается в исходное состояние и происходит перезагрузка операционной системы в оперативную память из внешнего запоминающего устройства. Эти действия аналогичны действиям при манипуляции человека-оператора с пульта.1Пятый сигнал с распределителя 10 импульсов выдается с пятого выхода и поступает на второй вход блока 7 прерываний программы, вызывая прерывание. По данному прерыванию вызывается управляющая программа обработки сбоев, которая обеспечивает продолжение выполнения задачи, При случайном сбое предлагаемое устройство автоматически ликвидирует его последствия, а в случае отказа процессора устройство выдает с выхода блока 8 фиксации отказа сигнал, свидетельствующийо необходимости вмешательства обслуживающего персонала.В случае прихода повторного сигнала аварийного микропрограммного пре.рывания до того, как восстановлениезакончится, одновибратор 15 не успевает сработать, а двухразрядный счетчик 16 срабатывает, и на выходе блока8 выдается сигнал об отказе процессора. Этот сигнал может поступать насистему сигнализации для оповещенияобслуживающего порсонала, либо на резервную ЭВМ, если таковая имеется.Если восстановление завершилось, асигнал АМП не приходит, то срабатыва-ет одновибратор 15 и сбрасывает двухразрядный счетчик 16 в исходное состояние. В этом случае отказа процессоранет и сигнал на выходе элемента И 18отсутствует,Устройство для контроля процессора предназначено для совместной работы с ЭВМ. За счет автоматическоговоссатновления работоспособности процессора без вмешательства человекаоператора в случае его останова из-за 25аппаратиого или программного сбоя,данное устройство сокращает времяпростоя ЭВМ. Это особенно важно вслучае управления ЭВМ объектами врежиме реального времени, когда про- ЗОстои ЭВМ должны быть минимальнымиДанное устройство может быть применено в различных системах оперативного управления на базе одной илинескольких ЭВМ, в частности для систем управления энергетическими объектами.Устройство может быть реализовано с помощью стандартных элементов (диоды, конденсаторы, резисторы) и 4 стандартных интегральных схем. Осно-. вой блоков устройства являются одновибраторы и триггеры Э -типа. В частности, распределитель может быть построен на основе одновибраторов, а 45 время следования управляющих сигналов с выхода распределителя задается конденсаторами;50формула изобретенияУстройство для контроля процессора, содержащее блок прерывания микропрограммы, формирователь сигнала ошибки, операционный блок, блокпрерываний программы, память микропрограмм, блок сопряжения с пультоми пульт управления, при этом первыйуправляющий выход блока сопряженияс пультом соединен с первым входомблока прерывания микропрограммы,выход которого подключен к памятимикропрограмм, выход которой соединен с первым входом операционногоблока, первый выход которого соединен с первым входом блока сопряжения с пультом, информационный выходкоторого соединен со вторым входомоперационного блока, второй выходкоторого подключен ко входу Формирователя сигнала ошибки, выход которого соединен со вторым входом блокапрерываний микропрограммы, третийвход которого соединен с первым выходом блока прерываний программы, второй выход которого соединен с третьимвходом операционного блока, первыйвход блока прерываний программы подключен к второму управляющему выходублока сопряжения с пультом, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия, в устройство введены блок фиксации отказа,распределитель импульсов, элемент задержки и элементы ИЛИ, при этом выход Формирователя сигнала ошибки соединен со входом элемента задержки ивходом блока фиксации отказа, выходкоторого является выходом устройства,выход элемента задержки подключен ковходу распределителя импульсов, первый выход которого подключен ко второму входу блока прерываний программы,группа выходов распределителяимпульсов, подключена к первому входу соответствующего элемента ИЛИ,второй вход каждого элемента ИЛИ подключен к группе выходов пульта управления, группа выходов элементовИЛИ подключена к группе входов блокасопряжения с пультом.Источники информации,принятые во внимание при экспертизе1. Путинцев Н.Д. Аппаратный контроль управляющих цифровых вычислительных машин. М.,"Советское радио",1966.2. ЕС, Общее описание. Будапешт, "Видеотон", (270.100.206.2),1973 (прототип).881753 Составитель Техред А.Б Быкованец К тор М.Шар еда 5 филиал ППП "Патент", г.ужгород,Проектная,4 з 9975/74 ВНИИПИ по де 113035, МТираж 748 Подписносударственного комитета СССРам изобретений и открытий ква, Ж, Раушская наб., д.4