Патенты с меткой «процессорный»

Номер патента: 700863

Опубликовано: 30.11.1979

Авторы: Винников, Кафтанников, Никитин

МПК: G06F 7/00

Метки: модуль, процессорный

...второй вход соединен с первым инверсным выходом сумматора, а выход подключен к входу разрешения записи инверсного кода каждой ячейки памяти.На чертеже показан предлагаемый модуль.Модуль содержит ячейки 1 памяти, элементы И 2, сумматор 3, триггер 4.Модуль работает следующим образом.В первую и вторую группы ячеек памяти записываются соответственно первый и второй операнды. При выполнении команды опрос - запись и подаче на входы опроса разрядов операндов, а на входы записи сигнала Вь = 1, на прямом выходе сумматора формируется сигнал, равный результату суммирования разрядов и содержимого триггера, а на выходе третьего элемента И появляется его инверсия.3 700863 Единичный сигнал на прямом выходе сумматора позволяет записать единичный...

Номер патента: 879593

Опубликовано: 07.11.1981

Авторы: Кафтанников, Никитин

МПК: G06F 15/00

Метки: ассоциативный, процессорный, элемент

...при совпадении содержимогоодной группы с кодом опроса и несовпадении содержимого другой группы,Целью изобретения является повышение быстродействия ассоциативногопроцессорного элемента при выполнении операции выборки по содержанию.Поставленная цель достигается тем,что в ассоциативный процессорный элемент, содержащий две группы ячеек ассоциативной памяти, информационныевходы которых являются информационными входами устройства, выходы сравнения ячеек ассоциативной памяти каждой группы объединены и подключенысоответственно к первому и второмувходам сумматора по модулю два, первые и вторые управляющие входы ячеек ассоциативной памяти групп соответственно объединены и являются соответственно входами элемента разрешение считывания и...

Номер патента: 881757

Опубликовано: 15.11.1981

Авторы: Кафтанников, Никитин

МПК: G06F 15/00

Метки: процессорный, элемент

...второй входы каждой ячейки ассоциативной памяти подключены соотнетстненно к входам опроса и записи элемента, первые выходы ячеек ассоциативной памяти первой и второй групп подключены к первому выходу элемента, введены элемент ИЛИ бО и одноразрядные полусумматоры, причем первый и второй входы К-го одноразрядного полусумматора подключены соответственно к вторым выходам К-Х ячеек ассоциативной памяти первой и вто рой групп, выходы суммы К-го одноразрядного полусумматора соединен с входом записи К-й ячейки ассоциативной памяти первой группы, а выход переноса соединен с входом записи(К+1)-й ячейки ассоциативной памяти второй группы, третьи выходы ячеек ассоциативной памяти второй группы соединенысоответственно с входами элемента ИЛИ;выход...

Номер патента: 1015390

Опубликовано: 30.04.1983

Авторы: Винников, Никитин

МПК: G06F 15/00

Метки: ассоциативный, модуль, процессорный

...входаТера переноса, прямой и инверсный. вжо- ми опроса и маски модуля,.Каждый блок 1 ды переноса сумматора подюпочееа к содержит также элеменг И 21, первыйвходам установки и сброса триггера. З вход которого соединен с вьщодом пряпереноса, выход прямой суммы суммвто мой сУммы сумматора 5, а выход через ра соединен с первыми входами нераого. Вину 22 разрешени чгеща подключен к и Втойго элементов И, а выход инверсной входам Разрешения чтения элементов 2, суммы сумматора подюпочэн к первому Второй. вход элемента И 21 соединен свсоду третьего элемента И, вторые жо- входом 13 чтениямоауля,Информационныеды.первого, второго. итретьего элементов. ВцМы коммутатора 23 записи соединенЫИ соединены соответственно с входомс выходами блока 14 и...

Номер патента: 1057938

Опубликовано: 30.11.1983

Авторы: Винников, Кафтанников, Никитин

МПК: G06F 7/00

Метки: ассоциативный, процессорный, элемент

...зоны резудьтата, т.е. с1предельным поразрядным алгоритмичес",ким быстродействием И .Недостатком процессорного элемента является необходимость размещенияскладываемых операндов в разных эонах.Цепь изобретения - сокращение оборудования.Поставленная цель достигается тем,что ассоциативный процессорный элемент, содержащий две группы ячеекпамяти, входы разрешения записи прямого кода ячеек памяти первой группы соединены с выходом первого элемента И входы разрешения записи инверсного кода соединены с выходомвторого элемента И, входы разрешения считывания соединены с выходомтретьего элемента И, первые входыпервого и второго элементов И подсоединены к первому входу ассоциативного процессорного элемента, первыйвход третьего элемента И...

Номер патента: 1288716

Опубликовано: 07.02.1987

Автор: Федоровская

МПК: G06F 17/14

Метки: быстрого, преобразования, процессорный, устройства, фурье, элемент

...производиться одновременно, поэтому из двух длительностей -"умножения" и "сложения", выбирается наибольшая и с этим тактом работает ПЭ, Таким образом, сигналыР 1, Р 2, РЗ одинаковые, имеют толькоразличную первоначальную задержку.При записи информации в регистры 3134 в регистры 15-20 производится запись информации с умножителей 11-14(результат произведений второй парыоперандов на вторые коэффициенты функции "окна"), а на регистры 1-6 происходит запись следующих пар операндов и коэффициентов функции окна После выполнения первой интерации сигналы 0 и 0 изменяют свое значение на инверсное, при этом открытым получается второй вход всех коммутаторов. По сигналу Р 1 через коммутаторы 7 и 8 в регистры 5-6 записываются значения соответственно...

Номер патента: 1343421

Опубликовано: 07.10.1987

Авторы: Ефремов, Кравцов, Мельников, Никонов, Самошин

МПК: G06F 15/00

Метки: модуль, процессорный

...35.5 - поле адреса передачи результата;35.6 -поле разряда необходимости передачирезультата; 35.7 - поле кода операции модуля, а также элементы И 36,ИЛИ 37, одновибратор 38 (по фронтуимпульса ), элемент 39 задержки.Блок 3 (фиг. 6 ) содержит группыблоков 40.1-40.8 памяти "Первым приЗБшел, первым обслужен", счетчик 41,триггер 42 К 5-типа, мультиплексор 43,дешифратор 44, элемент И 45, группуэлементов И 46.1-46,8, первый элемент ИЛИ 47, элемент ИЛИ-НЕ 48, второй элемент ИЛИ 49, первый одновибратор 50 (по срезу импульса ), второйодновибратор 51 (по срезу импульса ),третий одновибратор 52 (по Фронту импульса ) и элемент 53 задержки.45Блок памяти "Первым пришел, первым обслужен" группы блоков 40,1 13434211343421 ЬЯбВ Конемп- н...

Номер патента: 1345207

Опубликовано: 15.10.1987

Авторы: Золотовский, Карпенко, Коробков, Степанян

МПК: G06F 15/00

Метки: вычислительной, модуль, однородной, процессорный, структуры

...па сигналу 14 происходит увеличение адреса на единиЕуВ четвертом такте включается коммутатор 4, подаются сигналы 5 и б и сигнал приема на один из операционных узлов. Считывание из памяти данных операнды заносятся в регистрыоперационного узла. Запуск операциипроизводится па заднему фронту сигнала приема данньгх,В пятом такте адрес из регистра 2 Б 13 переписывается в регистр 12.В шестом такте результат из апера -ционного узла записывается в память данных, причем коммутатор настраивается так, что одна из шин, первая или вторая, подключается одновременна к входам блоков 5 и б. Подачей сигналов 5, и 6. результат по адресу А 2 записывается как в блок 5, так и в блок 6. Одновременно с записью результата считьвается новая команда и...

Номер патента: 1674111

Опубликовано: 30.08.1991

Авторы: Владимирский, Душеба, Евдокимов, Пивен, Чернышев

МПК: G06F 7/544

Метки: модуль, процессорный

...40 45 50 55 третьего элемента НЕ 24 (3) формируется положительным фронт сигнала Т 2 второго подтакта, под воздействием которого изменяется состояние выходов второго регистра 20 состояния и который через выход (4) блока 4 управления подается на вход синхронизации сумматора 2, обеспечивая занесение информации с его входов.Таким образом, цикл работы процессорного модуля, содержащий М = 1,Й вычислительных тактов состоит из= 1,М первых подтактов и ) = 1,М вторых подтактов работы.За время первого подтакта каждого такта работы модуля в блоке 1 умножения происходит перемножение операндов, заносимых с первого и второго его информационных входов по положительным фронтам синхросигналов соответственно Т 1 и Тх, поступающим на синхровходы блока 1...