Цифровой дискриминатор

Союз Советски кСоциалистическихРеспублмк О П И С А Н И Е581732ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51) М. Кл.6 06 Р 7/00 с присоединением заявки РЙ -Ъсударетааииьй комитат(28) П риоритет СССР по делам изобретений и открытий(72) Авторы изобретения Г. Я. Глушко и В. Ю. Иванов ЭСпециальное конструкторское бюро биологическогоприборостроения Научного центра биологических исследований "АН Азербайджанской ССР(54) ЦИФРОВОЙ ДИСКРИМИНАТОР Изобретение относится к вычислительной и информационно. измерительной технике.Известен цифровой дискриминатор, содержащий счетчик исследуемой величины, ключи ввода уровня дискриминации и счетчика, с помощью которого задается этот уровень 1.В этом дискриминаторе эа один цикл преоб. разования мгновенного значения исследуемой величины фиксируется равенство или превышение только одного заданного уровня дискриминации, что является его недостатком.Наиболее близким к изобретению является многоканальный цифровой дискриминатор, содержащий блок счетчиков исследуемой величины, переключатели и блоки сравнения по числу уровней дискриминации, триггеры и блок15 совпадения 21.Этот дискриминатор может дискриминнровать исследуемую величину по ряду уровней (кото. рые образуют сетку уровней дискриминации), но построен путем составления из одноканаль 20 ных цифровых дискриминаторов. Такое реше.ние требует использования большого объема оборудования, что является его недостатком. В системе обработки данных существует необходимость в дискриминации низкочастотных сигналов по ряду уровней дискриминации, при этом за цикл преобразования таких сигналов необходимо фиксировать мгновенное значение исследуемого сигнала, достигшего наибольшего уровня дискриминации за этот цикл.Когда на уровне низкочастотного сигнала есть высокочастотная помеха, амплитуда которой находится в пределах уровня дискриминации, происходит многократное срабатывание известного дискриминатора на одном уровне дискриминации, что ведет к избыточности ин. формации, выдаваемой им.Цель изобретения - уменьшение объема оборудования цифрового дискриминатора.Поставленная цель достигается тем, что цифровой дискриминатор, содержащий счетчик, переключатель уровней, первый и второй блоки сравнения и блок выдачи, причем входы первой группы первого блока сравнения соеди. иены с выходами переключателяуровней, со. держит блок памяти и блок управления, причем выходы п младших разрядов счетчика(ик, где к - разрядность счетчика) соединены со входами второй группы первого блокасравнения, входы первой группы второго блокасравнения соединены с выходами (и+1) младших разрядов счетчика и с информационнымивходами блока памяти, выходы которого сое.динены со входами второй группы второгоблока сравнения, выходы разрядов счетчикасоединены с информационными входами блокавыдачи, первый, второй и третий входы блокауправления соединены соответственно с выхо.дами первого и второго блоков сравнения ис управляющим входом дискриминатора, пер.вый и второй выходы блока управления соединены соответственно с управляющими входами блока памяти и блока выдачи, информаци.онный вход дискриминатора соединен со счетным входом счетчика, выходы блока выдачии первого блока сравнения являются выходамидискриминатора.Кроме того, блок управления содержит элемент И и элемент задержки, выход которогосоединен с первым выходом блока, первый,второй и третий входы которого соединенысо входами элемента И, выход которого соединен со вторым выходом блока,На фиг, 1 представлена блок-схема цифрово.го дискриминатора; на фиг. 2 - схема блокауправления.Цифровой дискриминатор содержит счетчик1, блок сравнения 2, переключатель уровней 3,блок памяти 4, блок сравнения 5, блок управления 6, блок выдачи 7, информационныйвход 8, устандвочный вход 9, управляющийвход 10, выходы 11 и 12.Принцип работы устройства заключается вследующем.Уровни дискриминации устанавливаются сшагом, равным числу 2, где п - 1, 2, 3Для определения совпадения исследуемой вели.чины анализируются все и младших разрядовкода этой величины, где и соответствует показателю степени числа 2" выбранного шагауровня дискриминации, Таким образом, есливсе анализируемые младшие разряды равнынулю, то, следовательно, исследуемая величинасовпадает с одним из уровней дискриминации.Устройство работает следующим образомВ начале цикла по входу 9 подается импульсначала преобразования исследуемой величины,при этом счетчик 1 обнуляется. Мгновенноезначение исследуемой величины в виде унитарного кода подается по входу 8 на вход счетчи.ка 1, увеличивая его содержимое. Младшиеразряды кода с выходов п младших разрядовсчетчика подаются на одни выходы блокасравнения 2, а на друтие его входы подаетсякод шага уровней дискриминации с выходовпереключателя уровней 3, Переключателем 4уровня 3 можно установить любой шаг уровня дискриминации от 2 до 2, где и - 1, 2, 3Если шаг уровня дискриминации устанавливает. ся равным 2", то сигналы высокого уровня (логическая "1") подаются с выходов переклю чателя 3 с первого по.й, а по остальным выходам подаются сигналы низкого уровня (логический "О"), При этом каждое текущее значение исследуемой величины, у которой. сос. тояние младших разрядов с первого по 1.й равно логическому "О", поступая на блок сравнения 2, формирует на его выходе, а также на выходе 12 сигнал логической "1", означающий достижение исследуемой величины очеред. ного уровня дискриминации. Более старшие разряды (с (1 +1)-го по п.й) кода исследуемой величины в анализе не участвуют, так как они блокируются сигналами логического "О" от соответствующих шин переключателя уровней 3,В конце преобразования на выходах счетчика 1 формируется потенциальный код исследуе. мой величины за этот цикл исследования. Если этот код соответствует одному из уровней дискриминации, то на выходе блока сравнения 2 формируется разрешающий сигнал. Импульс конца преобразования по входу 10 поступает в блок управления 6 и, если отсутствует сигнал запрета на выходе блока сравнения 5, то блок управления 6 выдает сигнал разрешения в блок выдачи 7, по которому код исследуемой величины, соответствующий одному из уровней дискриминации, выводится на выходы 11. Кроме того, в момент отпирания блока выдачи 7 с друтого выхода блока управления 6 форми. руется сигнал, по которому в блок памяти 4 записывается и+1 младших разрядов кода исследуемой величины. 5 1 О 15 20 25 30 35" Для фиксации наибольшего значения исследуемой величины, достигшей нового уровня дискриминации (большого или меньшего), к блоку памяти 4 и блоку сравнения 5 подключены и+1 разрядов, так как при анализе исследуемой величины по уровням дискриминации с шагом, равным и, код числа, соответствую. щий следующему уровню дискриминации, имеет в (и+1)-ом разряде состояние, обратное сос. тоянию (и+1)-го разряда кода последнего зафиксированного значения исследуемой величины. Если в результате наложения высокочастотной помехи исследуемая величина за второй и по. следующие циклы преобразования нахсдится в пределах последнего зафиксированного уровня, то в случае неравенства предыдущему значению на выходе блока сравнения 2 будет запрещающий сигнал; в случае равенства - на выходы блока сравнения 5 поступают одинаковые коды с и+1 выходов младших разрядов счетчика 15 881 и с выходов блока памяти 4, т.е. на выходе блока сравнения 5 появится сигнал запрета.При достижении исследуемой величиной за цикл преобразования нового уровня дискриминации на выходах блока управления 6 форми. руются сигналы, обеспечивающие выход кода исследуемой величины на выход 11 и запись в блок памяти 4 новых значений о+1 младших разрядов этой величины.Данный цифровой дискриминатор имеет по сравнению с известным, меньшее количество оборудования.Кроме того, снижена по сравнению с известным избыточность информации, выдаваемой дискриминатором,Формула изобретения 1. Цифровой дискриминатор, содержащий счетчик, переключатель уровней, первый и вто. рой блоки сравнения и блок выдачи, причем входы первой группы первого блока сравнения соединены с выходами переключателя уровней, о т л и ч а ю щ и й с я тем, что, с целью уменьшения объема оборудования, дискриминатор содержит блок памяти и блок управления, причем выходы и младших разрядов счетчика 1 пк, где к - разрядность счетчика) соедине. ны со входами второй группы первого блока 732 6сравнения, входы первой группы второго блокасравнения соединены с выходами (пФ 1) младшихразрядов счетчика и с информационными входами блока памяти, выходы которого соединенысо входами второй группы второго блокасравнения, выходы разрядов счетчика .соедине.ны с информационными входами блока выда.чи, первый, второй и третий входы блока управления соединены соответственно с выходами1 О первого и второго блоков сравнения и с управляющим входом дискриминатора, первый ивторой выходы блока управления соединенысоответственно с управляющими входами блокапамяти и блока выдачи, информационный15 вход дискриминатора соединен со счетнымвходом счетчика, выходы блока выдачи и первого блока сравнения являются выходамидискриминатора.2. Дискриминатор по п, 1, о т л и ч а ющ щ и й с я тем, что блок управлении содержитэлемент И и элемент задержки, выход которогочсоединен с первым выходом блока, первыи,второй и третий входы которого соединены совходами элемента И, выход которого соединенд со вторым выходом блока.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР Я 9. 329527,кл. 6 06 Е 15/36, 1971.ЗО2. Авторское свидетельство СССР В 591854,кл, 6 06 Р 7/00, 1975 (прототип),881732 ВНИИПИ Заказ 9972/7 Тираж 748 Подписное Филиал ППП Патент",