Генератор широкополосных случайных процессов

Союз СоветскииСоциапнстическмкРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 881743по делам иэаоретеиий и открытий(71) Заявитель Минский радиотехнический институт(54) ГЕНЕРАТОР ШИРОКОПОЛОСНЫХ СЛУЧАЙНЫХПРОЦЕССОВ Изобретение относится к вычислительной технике и может быть использовано в качест. ве специализированного блока универсальной электронной вычислительной машины, а так. же задающей аппаратуры для воспроизведения случайных вибраций при исследовании надежности с помощью вибростендов.Известны генераторы случайных процессов, построенные в основном по известной схеме с использованием аналоговых элементов, в которых исходный случайный процесс с равномерным спектром подается на вход "гребен. ки" полосовых фильтров, которые предусматривают регулировку уровня выходных сигналов. Задавая определенные уровни выходного сигнала на выходе каждого фильтра с после. дующим суммированием их на суммирующем устройстве, формируется случайный процесс с тем или иным видом спектра 1.Однако для этих устройств присущи нестабильность элементов (1.,С -элементы). которая в конечном счете сказывается на стабильности основаных характеристик генератора случайных процессов, а также сложность по. 2строения подобных устройств для генерирования инфранизкочастотных, широкополосных случайных процессов,Известны также генераторы случайных про. цессов, содержащие цифровой фильтр, который является основным блоком, фильтр для такого устройства есть специализированное арифметическое устройство, количество которых достигает большого числа (50 - 100) 121. 10Однако такие устройства отличаются боль.шими аппаратными затратами. Кроме того, приполучении заданного вида спектра затрудненаперестройка формы воспроизводящего спектра.Наиболее близким по технической сущнос.15ти к изобретению является генератор широко.полосных случайных процессов, содержащийрегистр сдвига, первый сумматор по модулюдва, второй сумматор по модулю два, умножитель, сумматор, регистр памяти, блок опе.ративной памяти, дешифратор, счетчик адреса,блок управления. Очередное значение выходного процесса 1(т)на выходе устройства получается после выполнения Ю -тактов опе.88743 1 О 15 20 25 30 40 45 50 55 рации умножения и сложения, где Я: 100 - 500 3).Недостатком генератора широкополосных случайных процессов является низкое быстродействие, так как для получения одного выходного отсчета необходимо выполнить Л элементарных тактов. При практической реализации затруднительным оказывается построение устройства, позволяющего генерировать случайные пр 0 цессы в широком частотном диапазоне, Так, максимальная граница частотного диапазона в реальных устройствах не превышает 10 кГц.Цель изобретения . - повышение быстродействия устройства, расширение функциональных возможностей генератора, позволяющего воспроизводить случайные процессы с более сложной спектральной характеристикой.Для достижения поставленной цели в генератор ;широкополосных случайных процессов, содержащий первый рекуррентный регистр сдвига, блок управления, пять выходов которого соединены соответственно с первыми входами блока оперативной памяти, умно- жителя, дешифратора, сумматора и регистра памяти, а шестой выход блока управления через счетчик адреса соединен со вторым входом дешифратора,.выход которого соединен со вторым входом блока оперативной памяти, выход которого соединен со вторым входы умножителя,выход которого соединен со вторым входом сумматора, первый выход которого соединен со вторым входом регистра памяти, выходкоторого соединен с третьим входом сумматора, второй выход которого является выходом генератора, введены два элемента ИЛИ, два элемента И, триггер, генератор одиночных импульсов, элейент эквивалентности и второй рекуррентный регистр сдвига, первый и второй сдвигающие входы которого объединены соответственно с первым и вторым сдвигающими входами первого рекуррентного регистра сдвига и подключены соответственно к выходам первого и второго элементов ИЛИ, первые входы которых подключены сооТветственно к выходам первого и второго элементов И, первыйвходы которых объединены и подключены к выходу . генератора одиночных импульсов и ко входу блока управления, седьмой и восьмой вы ходы которого подключены соответственно ко вторым входам первого и второго элементов ИЛИ, а также ко входам триггера, выходы которого соединены соответственно со вторыми входами первого и второго элементов И, выходы рекуррентных регистров сдвига соединены соответственно с первым и вторым входами элементов эквивалентности, выход которого соединен со входом генерато 4ра одиночных импульсов и с третьим входомумножителя, четвертый вход сумматора объединен со вторым входом элемента эквивалентности,Кроме того, блок управления содержитшесть последовательно соединенных элементовзадержки, выходы которых являются шестьювыходами блока, первый и второй элементы И, выходы которых являются соответственно седьмым и восьмым выходами блока,элемент ИЛИ, счетчикдешифратор, третийэлемент И, седьмой элемент задержки, триггери генератор импульсов, выход которого соединен с первым выходом третьего элементаИ и с первым входом элемента ИЛИ, второйвход которого является входом блока, а выход элемента ИЛИ соединен со счетным входом счетчика, выходы которого соединены совходами дешифратора, выход которого соеди.нен со вторым входом третьего элемента Ии со входом седьмого элемента задержки,выход которого соединен со входом "Сброс"счетчика и с счетным входом триггера, выходы которого соединены соответственно с первыми входами первого и второго элементовИ, вторые входы которых объединены межцусобой со входом первого элемента задержкии подключены к выходу третьего элемента И,На фиг. 1 приведена блок-схема генератора; на фиг. 2 - схема блока управления.Генератор широкополосных случайных процессов содержит первый рекуррентный регистр сдвига 1 с сумматорами по модулю два 2 и 3, умножитель .4, сумматор 5, регистр памяти 6, блок 7 оперативной памяти, дешифраЗ 5" тор 8, счетчик адреса 9, блок 10 управления,второй регистр сдвига 11 с сумматорами по модулю два 12 и 13 в цепи обратной связи, элемент эквивалентности 14, генератор 15 , одиночных импульсов, тоиггер 16, первый и второй элементы И 17 и 18, а также первый и вто. рой элементы ИЛИ 19 и 20, выходы и входы первого и последнего разрядов первого регистра сдвига 1 соединены с первыми входами и выходами первого и второго сумматоров помодулюдва 2 и 3, вторые входы которых соединены соответственно с 1:ь и(+4) -ым выходами регистра сдвига 1, кроме того, счетчик адреса 9, дешифратор 8, блок 7 оперативной памяти, умножитель 4, сумматор 5 и регистр памяти 6 соединены последовательно и ко вторым входам блоков 4 - 9 подключены выходы блока 10 управления, к третьему входу сумматора 5 подключен выход регистра памяти 6, первый выход сумматора является выходом генератора, а также выходы и входы первого и последнего разрядов второго регистра сдвига 11 соединены с первыми входами и выходами третьего и четвер881743 х х(ктт) (й) 5того сумматоров по модулю два 12 и 13,вторые входы которых соединены соответственно си (1+1) .ым выходами второгорегистра сдвига 11, второй выход первогоразряда второго регистра сдвига 11 соединенс четвертым входом сумматора 5 и первымвходом элемента эквивалентности 14, на второй вход которой подключен второй выходпоследнего разряда первого регистра сдвига1, выход которого подключен к третьему 1 Овходу умножителя 4 и ко входу генератора15 одиночных импульсов, выход которогоподключен ко входу блока 10 управления ик первым входам первого и второго элемен.тов И 17 и 18, ко вторым входам которых 1подключены единичный и нулевой выходы трнг.гера 16, установочный вход в единицу которого объединен с первым входом первого элемента ИЛИ 19 и подключен к первому выходу блока 10 управления, а установочный входв ноль объединен с первым входом второгоэлемента ИЛИ 20 и подключен ко второмувыходу блока 10 управления, ко вторым вхо.дам первого и второго элементов ИЛИ 19 и20 подключены выходы первого и второгоэлементов И 17 и 18, выход первого элемента ИЛИ 19 подключен к разрядным входамсдвига вправо первого регистра сдвига 1 и кразрядным входам сдвига влево второго регистра сдвига 11, выход второго элементаИЛИ 20 подключен к разрядным входамсдвига влево первого регистра сдвига 1 и разрядным входам сдвига вправо второго регистра сдвига 11,6В блоке 7 оперативной памяти хранятсязначения весовой функции фильтра з рт)для 1 ъ О и значение И (От)деленного на два, так как для симметричного фильтра фазовая частотная характеристика равнанулю, то И (Кт):1(-Кт) . Блок 8 представляет собой дешифратор на М вькодов,где М - количество значений Ь (1 т) для1 0, а блок 9 реализуется в видеопразрядного двоичного счетчика. Умножитель 4служит для умножения 1 го коэффициента, находящегося в блоке 7 оперативной памяти, на сумму соответствующих значенийМ - последовательности, что следует из выраженияМм(кт)=Е и(1 т) х(ктт) Сц(дт)х(кт 1 т)1"=М(1)где К = 1, 2, З,Х(Кт 1 т)еи есть отсчеты 1 Ю -последовательности.Сумматор 5 служит для получения частичных и окончательной суммы согласно алгоритма работы нерекурсивного фильтра, а ре.гистр памяти 6 для хранения частичных сумм.Схема эквивалентности 14 выполняет функцию эквивалентности входных переменныхХ+ (кт+1 т), Х" (Кт - 1 т), выходной сигнал2(Кт), определяемый согласно выражению40 45 50 55 Регистры сдвига 1 и 11 предназначены для сдвига хранимой в них информации на один разряд в сторону младших разрядов и на один разряд в сторону старших разрядов, т,е. вправо и влево. На первый и третий сумматор по модулю два 2 и 13 подключены выходы 1-Х разрядов регистров сдвига 1 и 11. Значениевыбирается таким образом, чтобы на регистрах сдвига 1 и 11 генерировалась М-последовательность, спектральная плотность мощности которой равномерна во всем диапазоне частот. Сумматоры по модулю два 2 и 13 подключены ко входам первых разрядов регистров сдвига 1 и 11 при сдвиге в них информации в сторону старших разрядов. В то же время сумматоры по модулю два 3 и 13 включаются и подают информацию на входы го-К разрядов регистров сдвига 1 и 11 при сдвиге информации в сторону младших разрядов, при этом сумматоры 2 и 12 не работают. При работе регистров сдвига 1 и 11 с сумматорами 3 и 13 на регистрах генерируется М-последовательность в обратном порядке,Равенство нулю 2(Кт) означает, что . сумма, стоящая в квадратных скобках в выражении (1), равна также нулю и таким образом, нет необходимости в выполнении оп рации умножения на ноль и сложения нуля с предыдущей частичной суммой, Здесь последовательность х(хт - 1 Т) 6,0преобразуется в центрированную случайную последовательность Х(Кт т)1 з,-1 путем замены символа нуля на символ 1, что позволяет получить знакопеременный центриро. ванный выходной процесс 3 (хт) . Генератор 15 одиночного импульса представляет собой задержанный мультивибратор (или любую другую подобную схему), генерирующий на выходе одиночный импульс по поступлении на вход сигнала 2.(кто , равного нулю. При равенстве 2.(Кт) единице на выходе блока 15 поддерживается нулевой уровень. Триггер 16 имеет два входа, вход установки в единичное состояние и вход установки в ну левое состояние, и представляет собой обычный Я-% -триггер.Блок 10 управления вырабатывает управля. ющие сигналы для работы устройства в цеЭО 40 7 881743 лом. На фиг. 2 приведена структурная блоксхема блока 10 управления, которая состоит из счетчика 21, дешифратора 22, генератора импульсов 23, триггера 24, элемента ИЛИ 25, трех элементов И 26.28 и семи элементов задерж. ки 29 - 35, На счетчик 21 записывается код, равный по сигналу поступающему с выхода элемента задержки 31. По поступлению импульсов с выходов генератора 25 и блока 15 содержимое счетчика 21 уменьшается до ну о ля. При ненулевом содержимом счетчика дешифратор 22 вырабатывает сигнал разрешения на второй вход элемента И 27, на первый вход которого поступают импульсы с выхо. да генератора импульсов 23. Триггер 24 рабо тает в счетном режиме и разрешает прохождение импульсов через первый или второй элементы И 25 и 26 блока 10 управления с выходов которых импульсные потоки посту. пают на входы блоков 19 и 20. Появление нулевого кода на счетчик инициирует генерирование сигнала на выходе дешифратора, который запрещает прохождение импульсов через элемент И 27 и, проходя через элемент задержки 31, поступает на счетный вход 25 триггера и на установочные входы счетчика в состояние кода. На выходах шести элементов задержки появляются сигналы, поступающие на вход блоков 4 - 9. На фиг. 2 цифры 4-9, 16, 19, 20 обозначают номер блока, с которым связан соответствующий узел блока 10 управления.Функционирование устройства происходит следующим образом.Для получения случайного процесса с за 35 данным видом спектральной плотности мощ. ности определяется весовая функция (дискрет ная) йерекурсивного цифрового фильтра.Дискретйые отсчеты весовой функции (1 Т) где ( 7,0, записываются в блок 7 опера. тивной памяти, причем значение (1(ОТ) записывается уменьшенным в два раза, так как при 1=0 выражение (1) принимает следующий вид (1(ОТ) О(Кт) . Начальные коды, записываемые на первый и второй регист.45 ры сдвига 1 и 11, являются жестко зависымыми, причем если на один регистр можно записать любой код, кроме нулевого, то на второй необходимо записать код, соответствую. щий первому таким образом, что последовательность символов двух кодов составляет участок, длиной в 2 м - 1 символов из ис. ходной М-последовательности, порождаемой полиномом Ч(2.)= 1+2. +2 . Причем содержимое Ф -го разряда первого регистра сдвига 1 и содержимое 1-го разряда второго 55 регистра сдвига 11 одинаковы и представляют собой один и тот же символ исходной М-последовательности. г 1 а счетчике 9 адреса 8устанавливается адрес нулевого коэффициента, В первоначальный момент в цепь обратной связи первого регистра сдвига 1 включается сумматор по модулю два 2 и в цепь обратной связи второго регистра сдвига 11 сумматор по модулю два 13.По сигналам, поступающим из блока 10 управления на управляющие входы блоков 7 - 9 из оперативной памяти выбирается половинное значение нулевого коэффициента И(оТ), значение которого умножается на сумму значений старшего разряда первого регистра сдвига 1 и младшего разряда второго регистра сдвига 11. Результат произведения на умно. жителе 4 равенЪ(ОТЩ /ЦКт-ат)+)КТ+ОТЦ 1:Ь(ОТЦ Х(КТЛ ОТ) ,Далее первое частичное произведение суммируется на сумматоре 5 с нулевым кодом, хранящимся на регистре памяти 6, при этом знак произведения определяется знаком, сим вола, хранящимся в первом разряде второго регистра, Если Х "(КГ+ ОТ)=О то Х(КТ+ОТ):4 и соответственно знак первого частичного произведения И(ОТ) Х 1 Х( оТ+от)/ отрицательный. В случае, когда Х( КТ+ОТ) то Х(КТ+ОТ) = 7 и знак произведения положительный. По управляющим сигналам блока 10 управления первичная частичная сумма 0+ Ь ( 0 т)Х (КТ от) записывается на регистр памяти 6, Далее из блока 10 управления поступает управляющий сигнал, который сдвигает информацию, хранящуюся в первом регистре сдвига 1 в сторону старших разрядов и во втором регистре сдвига 11 в сторону младших разрядов, при этом работают сумматоры по модулю два 2 и 13, Управляющий сигнал на первый и второй регистры сдвига 1 и 11 поступает с первбго выхода блока 10 через элемент ИЛИ 19, После осуществления операции сдвига в старшем разряде первого регистра сдвига 1 хранится значение Х (КТ - 1 Г) а в первом разряде второго регистра сдвига 11 - значение Х ь ( К Т + 1 Т), Для значений Х (КТТ) и Х(КТ+1 Т), а также зна. чений Х (КТ -(Т) и Х (КТ 1 Т) на 1-м такте возможны четыре случая.1, Х (КТТ)=0 и Х(КТ+1 Т=0 исоответ.ственно путем замены 0 на .1 М(КтТ):-и Х(КТ+ 4 Т) =-. Значение 2(КТ) в этомслучае равняется единице согласно выражению(2) на выходе элемента эквивалентности 14,Так как 2.(КТ)в 1, то на выходе блока 15поддерживается нулевой уровень, а в устрой.стве умножения 4 осуществляется умноженией(1 Т) на -Ъ), так как 1 Х(КТТ)+.)(КТ+т:ЩЗнак минус учитывается привыполнении операции суммирования в блоке5 при получении частичной суммы, при этомесли Хф(кт+ т) =О то знак будет ми.нус и если Х+ (Кт+Ц)1, то знак плюс.Далее с выхода блока 5 частичная сумма 1743 1 Остаршем и младшем разрядах первого и вто.рого регистра сдвига 1 и 22 хранятся значения Х" (КТ- Хт) и Х (КТ+Я.Г) соответственно, Повторяя подобную процедуру й раз на сумматоре 5 получаем выра- жениеОи(от) х (кт+от)+ ь(т)х(ктт)+х (кт+1 т)1записывается на регистр памяти 6.2. х 1(ктт)=о и хф(кт+т)=исоот-,.ветственно Х (КТ- Т)=и Х (,КТ+ Т) = ЪРавенство нулю на выходе 15 говорит о ра.венстве нулю второго слагаемого в выраже.нии И ( Т) ГХ ( К Т - Т)+ Х (КТ+ Т)1 .Поэтому в блоках 4-6 никакие арифметичес.кие действия не производятся. Равенство ну.лю 2 (К т) инициирует генерирование одиночного импульса на выходе блока 15, которыйчерез элемент И 17 и элемент ИЛИ 19 поступает по цепи сдвига первого и второго регистра сдвига 1 и 11, после чего в последнем ипервом разрядах регистров сдвига 1 и 11образуются значения Х (КТТ) и Х (КТ+2 Т) соответственно. Сигнал с выхода блока 15 поступает на вход блока 10, с третьего выходакоторого управляющий сигнал увеличивает содержимое счетчика адреса на единицу. Прохождение одиночного импульса через элемент17 и 19 объясняется тем, что предыдущимиимпульсами сдвига триггер 16 устанавливается в единичное состояние и таким образом разрешающий потенциал образуется на единичном выходе 16 и соответственно на второмвходе элемента И 17.3, Х(КТ-Т)=и Х"(КТ 41 т)=Осоответственно Х(кт-Т) =1 и Х(КТ++Т)- . Равенство нулю 2(КТ) на выходе схемы эквивалентности 14 говорит оравенстве нулю суммы Х(КТ-Т)+Х(КТ+7),Поэтому в этом случае 3 подобно случаю 2действия повторятя,4 Х 1(КТ" Т):1 и Х" (КТ+1 Т) =)соответственно Х (КТ- Т)=1 и Х(КТ+ Т)=1,Значение 2(КТ) в этом случае равняетсяединице согласно выражению (2). Поэтомувсе операции в блоках 4 - б повторяются.Единственным отличием является равенствознака суммы Х(КТ- Т)+Х(КТ+ Т) плюсу,После выполнения второго такта работыустройства в целом на регистре памяти 6хранится частичная суммао+ъ(от) х(ктот)+ ь(т)ГХ(кт-т)+х(кт+1 т)1,причем третье слагаемое подобно первому может оказаться равным нулю, После поступления очередного импульса сдвига с блока О или одиночного импульса с блока 15 на+Х(КТНТ)1что является первым отсчетом выходного широкополосного случайного процесса У ( т), После получения значения Ч (1 т) регистр памяти б обнуляется, после чего осуществляется М+сдвиг в сторону старших разрядов в первом регистре 1 и в сторону младших разрядов во втором регистре 11, При осуществлении ( й+) го нерабочего сдвига работа арифметических блоков 4 и 5 и генератора одиночного импульса 15 блоки. руется. Далее структура реверсивных регистров сдвига 1 и 11 изменяется таким образом, что в цепь обратной связи регистра сдвига 1 включается сумматор по модулю два 3 и в цепь обратной связи регистра сдвига 1 включается сумматор 2 по модулю два 3, и в цепь. обратной связи регистра сдвига 11 суььматор по модулю два 12. В данном случае в регистре сдвига 1 осуществляются сдвиги в сторону младших разрядов, а в регистре 11 - в сторону старших разрядов. При каждом сдвиге устройство работает аналогично как при сдвигах информации в регистрах 1 и 11 в сторону старших и сторону младших разрядов, соответственно повторив подобную процедуру (раз на сумматоре получаем выра. жение О+ И(От) Х Кт-ФГ)+Ф(т) Х(КТТ)+Х(ктОТЦФ фут)х (х(кт"эт)+х (кт+тЦ+ИЗт)СЪ(ктт)+ х (кт+1 т)1+ + ь(нт)Гх(ит-мтт)+ х(кт+ нтт)1 что является вторым отсчетом выходногоширокополосного случайного процесса Чйт).После получения четного значения Ч (ЯТ)структура обратных связей в регистрах сдви.га 1 и 11 и направление сдвигов в них иэ.меняется подобно как при получении Ч( Т),Далее производится не рабочий )(+1 сдвигв сторону старших разрядов в первом регистре 1 и в сторону младших разрядов вовтором регистре 11. Причем Н 1 нерабочий сдвиг осуществляется перед получениемкаждого очередного значения у (т) . Подобно осуществлению нерабочего сдвига передполучением очередного значения У (1 Т) содержимое счетчика 9 адреса не обнуляется,88 1743дов которого соединены соответственно с пер.выми входами блока оперативной памяти,умножителя, дешифратора, сумматора и регистра памяти, а шестой выход блока управления через счетчик адреса соединен со вторымвходом дешифратора, выход которого соединен со вторым входом блока оперативнойпамяти, выХод которого соединен со вторымвходом умножителя, выход которого соединен со вторым входом сумматора, первыйвыход которого соединен со вторым входомрегистра памяти, выход которого соединенс третьим входом сумматора, второй выход которого является выходом генератора, о т л ич а ю щ и, й с я тем, что, с целью ловышения быстродействия генератора, он содержит два элемента ИЛИ, два элемента И, триггер, генератор одиночных импульсов, элементэквивалентности и второй рекуррентный регистр сдвига, первый и второй сдвигающиевходы которого объединены соответственнос первым и вторым сдвигающими входамипервого рекуррентного регистра сдвига и подключены соответственно к выходам первогои второго элементов ИЛИ, первые входы которых подключены соответственно к выходампервого и второго элементов И, первые входы которых объединены и подключены квыходу генератора одиночных импульсов ико входу блока управления, седьмой и восьмой выходы которого подключены соответственно ко вторым входам первого и второго элементов ИЛИ, а также ко входам триггера, выходы которого соединены соответствен.но со вторыми входами первого и второгоэлементов И, выходы рекуррентных регистровсдвига соединены соответственно с первыми вторым входами элементов эквивалентности,выход которого соединен со входом генератоора одиночных импульсов и с третьим входомумножителя, четвертый вход сумматора объединен со вторым входом элемента эквивалентности. Для построения цифрового генератора ши.рокополосныхслучайных процессов требуются. незначительные аппаратные затраты. Ориентировочный объем такого генератора составляет 5 35типовых элементов замены (ТЭЗа) при использовании интегральных схем серии 155 исерии 500. Введением программного управления легко воспроизводится спектр случайного процессас требуемой точностью, путем изме 40пения величины )ч . Увеличение быстродействия в предлагаемом устройстве позволяет расширить его функциональные возможности,Так оказывается возможным расширить частотный диапазон генерируемых процессов до50 кГц при использовании ИС серий 155 и500.Применение подобных цифровых генераторов широкополосных случайных процессов,предназначенных для виброиспьгганий изделий на случайные воздействия, позволит добиться высоких технико-экономических пока.зателей,45 50 55 а содержимое регистра памяти 6 обнуляется, каждый такт получения очередного т 1 Т),-0 е значение Ч 1 т) имеет вид У(1 Т)=0+МоТ)хктТ) 4 т)+ МС 1 Т)х(ктТ)++ Х(КТ+ ЧТ-;Т 4 ТЦ. Анализ выражения для получения УТ) показывает, что в отличие от известного в данном устройстве необходимо выполнить максимально только Мф операций умножения и Щ) операций сложения, а Йе Н -уменьшений и: М -сложений как в известйом устройстве. Таким образом, при необходимости синхронного получения выходных отсчетов 1 ( 4 Т) быстродействие предлагаемого устройства по сравнению с известным увеличивается в два раза, В случае асинхронной работы устройства быстродействие его в среднем увеличивается в четыре раза, так как в этом случае при получении очередного Т) пропускаются элементарные такты умножения и сложения для сумм Х КТ+ Т) +Х КТТ), равных нулю, вероятнос 1 ь равенства нулю ко. торых равняется Р ХКТ+1 Т) фХКТТ):О 1-. йФормула изобретения 1. Генератор широкополосных случайныхпроцессов, содержащий первый рекуррентныйрегистр сдвига, блок управления, пять выхо. 2. Генератор по п, 1, о т л и ч а ю щ и йс я тем, что блок управления содержит шесть последовательно соединенных элементов задержки, выходы которых являются шестью выходами блока, первый и второй элементы И, выходы которых являются соответственно седьмым и восьмым выходами блока, элемент ИЛИ, счетчик, дешифратор, третий элемент И, седьмой элемент задержки, триггер и генера. тор импульсов, выход которого соединен с первым входом третьего элемента И и с первым входом элемента ИЛИ, второй вход которого является входом блока, а выход элемента ИЛИ соединен со счетным входом счетчика, выходы которого соединены со13входами дешифратора, выход которого соеди. нен со вторым входом третьего элемента И и со входом седьмого элемента задержки, выход которого соединен со входом "Сброс" счетчика и с счетным входом триггера, выходы которого соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых объединены между собой и со входом первого элемента задержки и подключены к выходу третьего элемента И.881743 14Источники информаоп 1,принятые во внимание при экспертизе1, Кузнецов А. А, Вибрационные испытанияэлементов и устройств автоматики, М., "Знание", 1976, с. 50-107.2. Верешкин А, А Катковник В. Я. Линейные цифровые фильтры и методы их реал- зации. М"Советское радио", 1974, с. 108109, 131-134.1 О 3, Авторское свидетельство СССР по заявкеН 26280 ф 8-24 (079578), 18.01.79 (прототип)Редак Ромж рощи орректор Подпикомитета СССРоткрытийая набд, 4/5 Тираж 748 ВНИИПИ Государственного по делам изобретений и 3035, Москва, Ж - 35, Раушс