Устройство для контроля блоков памяти

(57) Иэо БЛ ОИСТВО Д.1 Я КО к вычисыть ис -ого диаг итс тени хнике и можетля функциональ литсльнои тпольэовано третий 8 мульти ггер 9, счетчик ммы, счетчик 11 сумматор 12 по риггер 13, пертретий 16 суммаорой 18 регистры 20 преобразовате маторов по моду второй 7 пс 1 выи Р Изотельно первыи о ится к вычислиетение отно технике и мдля функцисн плекссры,10 строкзон тесть испольдиагносойств (ЗУ жет бы льного тест-прог программы, а, второй торой 15 и вый 17 и в запоминаюзобретения их уст ировапи модулю дв вый 14, в торы, пер первый 19 ли кодов повышени е структ и второйблок 21 онтрол Ю Два Блок ого ср ретийсе работы по нтролируемой пр лок 22 поразряент И-ЧЕ 23 и 2 содержитвнения, злериггер 24,л, 1 приведаботы устро чается к блс 4 иа ена цифйства. т е гр ССУДАРСТБЕННЬЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЬГТИЯМРИ ГКНТ СССР(56) Авторско1 748303, кл.Авторское1 955210, кл. дежности устроиства.На чертеже изображена ная схема устройства дл блоков памяти.Устройство в оцес мяти.Устройство содержит блок 2 ср ия, имеющий выход 3, генерато хроимпульсов, счетчик 5 адрес вс Дни,ностироьанпя запоминающих устройств(ЗУ) и, в частности для контролябольших интегральных схем (БИС) ЗУна этапе их изготовления и эксплуатации, Цель изобретения - повышение н;,лежности устройства. Устройство с держит блок сравнения, счетчики 2,.рссов, строк и зон тест-программы, мультиплексоры, сумматоры, пресбраэогс:сли кодов, сумматоры по модулю Лва, регистры триггеры и генератор синхроимпульсов. Генерируемаяустройств эм тес;-программа при минимальной длине способна выявлять любые ста ги веские дефекты ЗУ (в частности БИС ЗУ), обусловленные взаимным влиянием ячеек в матрице запоминающих элементов, если число взаимновлияющих ячеек не превышает трех.1 ил 2 табл.В правой часттабл . Цако значение сигнала на вьгход сумматора 12для каждого состояния (четчика 5.Состояния этого счетчика определяютадрес ячейки памяти и даны в заголовке,Табл.1 построена для ЗУ обнемом16 четырехразрядных слав.В табл, 2 приведена таблица истинности преобразователей 19 и 20,В левой части табл,2 даны возможные состояния входных зекторон а вправой - соответствуюГле им нь(ход ыевектора, 15В качестве преобрас)снателей 19 и20 используются запрограммировднн.есогласно дан 5 ьм абл,2 постоянныеэапоминаюциеся устройства.Устройство работае" следуюим 20образом.Подача низкого пот(.нциа;1 а ВьзьВдетсброс счетчиков 5, 10 и 11, триггеров 9, 13 и 24, приостановку работыгенератора 4 прием в регистр 18 кодл,25равного логарифму ст -испа д нОрмаЦисенъх Входа 3 блс л 1 гуием Врегистр 17 кзда а чис а адресньхвходов блока 1. Румер: ция а)ресьхпроиз вс)дится О" 0 дс а. ,- 30ПИ ССРССа На ЧЕ. ЕжЕ НЕ СКЗЛЬ, .Далее производится запись тестовых данных па нсем ад)есдк блска 1,после чего происходит чтение 5 л(срмации и сравнение ее : эталоном. .3 д 55тем по всем адресам аписываются ПРОТИВОПОЛожНЫЕ (сиВ тир)БДНЬ1тЕСтОВЫЕ сцаккЕ) КОТС ЗЫЕ ТЛКжЕ С Итв- ваются и сравнивак)тся с з"ллсиом,.Вид тестовых даньх зависит зт состояния счегчикав 11 и О которое остаетс 5, стабильным ид пр з:я же- НИИ ОПИСЛННОГС ЦИКЛс сабСТЫ, О ОКОНчакии этого цикла содержимое счетчиков изменяетс.я и работа устройства пав горяется на уже с ины)Ч 5 Тесгсными данными.В любом цикле по каждому аресу блока 1 записываются ндинидуальные значения данных, по)сдя совокупность которых образует стус ку тест-прсграммы. Номер г пары стр: к определяется значением счетчика 10, В каждой паре первая строка содержит прямые, д вторая - инвертирова:лные тестовые55данные.Совокупность стра образует зону тест-программы камер г которой равен значению счетчика 11 Счетчлк 11(.)Оссбеи 1 змння. ь н( сс": ) ) Рего входе модуля перердче 1,СЧЕТЧИК 10 ИЗМЕНЯЕТ с.з (С.ние внутри каждой зоны с 0поскольку модулем перес Ртс.: т.- к 1 0 5 Вля Рт( я ( РГмсР л Р кд 11,Тсдким )буддам тР, д - 1 рсд;), ( держит и зон, гце и = д, д кд;-.- Цс 1 Я З сна СОСТОИТ ИЗ г ГДГ)С. . Е г - номер зоны. (Нуледя зс а является исключением. В ней годериг( я Олнд гара строк) придем . = 0 ); г0 сну еме Ис, .РЛССМОТРИ 1)Лба у УСТрс" ТсСУМИРСВЛНИЮ НУСЗО. ЗОНЫР(. П; Г1 М.ь .Кулд илекс Осам б ) суждиим д:; с+(л)РЕГ)(.)нсз 1 Я С 1;15 Д,Я .:31;- ЧТ:; ВЬГИРЛ с" ГС 5 сс) Р) ЯД;(с ) ссК Н( :;О , ) ( ;дс .;, 1 (ГУЯД Р 1 ВН У:НС,Д ) .;.,ДЕ ;-,сд Ч -СЛ)Л 6:РИС УТС Т ВУР Г,: (ВС 1 С Т с: 1.;5 СИ 11 СЯ 3;сд)(.Т;)Е.сд 5 с ,ЦИКЛс Х рд. ЗНС( ГЬ С.1)Цс ГЕ 1 ис(Я 1: с)вьходах пресбудзсвдтелей. имируются ну:и пс всем рдзя;1;нного слова;табл. 2,),Кульип( ксорами 7 и 8 выбирается нулевой разряд сче.чикаи его значение передается нд вход суммдтссд 12 Нулевой разряд В процессе переСЧЕта аДРЕ С ЭВ С ЧЕ ИКОМ .л ИЗМЕНЯ Е Т СЯнаиболее часто, с;ндкс нд нь:хосесумматора 12 сохраняется постоянныйпотенциал при любом значении дцуесд.Втст СИГНаЛ ПЕрЕцдстСя Нд Сцли З15946 1 О сигнала. входов блока 21, на другой вход которого поступает нулевой потенциал свыхода триггера 9. На информационныевходы блока 21 поступают нулевыевекторы с выходов преобразователей19 и 20, что ведет к записи нулей повсем адресам и по всем разрядам блока 1. После этого а-й разряд счетчика 5 устанавливается в единицу, иописанный цикл работы повторяется,но уже в режиме чтения. При этомпрочитанная информация поступает свыхода блока 1 на один из входов блока 22, на другой вхоц которого поступают эталонные данные, В случае несовладения этих значений, хотя быпа одному инфасмацианному разряду,происходит срабатывание блока 22 и вмомент спада сигнала ; енерлтара 4этот факт фиксируется в триггер 24,что приводит к астапову работы устройства. Страбиравание сигнала несовпадения синхрасигналам необходима дляисключения ложных сраблтыллний в мамент изменения состояния счетчика 5,которое происходит па франту синхра 10 62, табл.1), Следующий импульс с выхода триггера 9 переводит нл короткое время счетчик 1 О в состояние 1, но тут же следует его сброс, посколькуна входе модуля пересчета присутствует единичный код. Сигнал переноса с выхоча счетчика 10 увеличивает содержимое счетчика 11, и устройство переходит к формированию второй зоны тест-программы (г=2) и так далее.Нулевые данные сохраняются нл выходах преобразователей 19 и 20 до тех пор, пока содержимое счетчиков 10 и 11 не сравняется или не превысит содержимое регистра 12. Для ЗУ абьемом 16 четырехрлзрядных слав впервые это происходит в четвертой заве, Содержимое счетчикл 11 и ре-истра 17 сравнивается, и на Выходе сумматора 16 появляется нулевой код. Г 1 ри этом нл Выходе преобразователя 20 сформируется шахматный кад, чта ведет к инвертированию нечетных разрядов тестового слона.Работа устройства продолжается до тех пср, пока состояние счетчиков 11 и О не станет равным ии исоПосле того, клк закончится цикл 30 чтения и сравнения по всем адресам, срабатывает триггер 9, а (л-й) разряд счетчика 5 Вновь обращается в нуль. Цикл записи повторяется, на уже с единичными данными, поскольку сигнал с выхода триггера 9, Оступая нл общий вход блока 21, инвертирует все разряды тестового слова. Таким образом формируются первые две строки табл. 1. 4011 а окончании цикла записи-чтения триггер 9 сигналам с мультиплексора 6 возвращается в нулевое состояние, задний Франт выходного сигнала триггера 9 воздействует на счетчик 10. Сигнал с выхода переноса счетчика 10 поступает на счетный вход счетчика 11, что ведет к ега срабатыванию. Следующие две строки тест-программы формируются устройствам для е=1 и ш=0 50 графы 6, 1, табл.1). При этом мультиплексором 1 выбирается нулевой разряд, а мультиплексорам 8 - первый разряд счетчика 5. Состояние этих разрядов, изменяющееся от адреса к адре су, смешивается в сумматоре 12 и передается на вход блока 21, на информационных входах которого по-прежнему сохраняются нулевые векторы (графы 1,ответственна,после чего происходит сброс этих счетчиков в нуль и устансвкл трпг; ерл 13. Нулевой потенциал с Выхода триггера 13 астлнавливле" генератор 4.ф О р м у л а и з о б р е т е н и яУстройство для контроля блоков памяти, содержащее счетчик адресов, блок сравнения, первый. гтарой и третий мультиплексоры, сумматор па модулю два, генератор синхрсимпульсав, выход которого является синхранизирующим выходом устройства и соединен са страбирующим входом блокасравнения и счетным входом счетчикаадреса,выходы которого являются лдресными выходами устройства и саединены с первыми Входами мультиглексаров, выход второго мультиплексора подключен к первому входу сумматора по модулю два, одни из информационных входов блока сравнения являются информационными входами устройства, вход блока сравнения подключен к первому входу генератора синхраимпульсов, а т л и ч а ю щ е е с я тем, чта, с целью повышения надежности устройства, в нега введены1394610 3 ннннг СспсрхннФсрвнн нсснх внсспс с в-ннвннчсннс снсс сс)вв н н с Рл н1 О )в,сннвс; нс -ссрнсрв-. рндвс)нннсс н. сунптс рх нпв пнпупопнв 16 , 5 11000000000 0000 0000 000: 0003 ОООО СОСО СОСО ОООО ООСО 0000 0000 3 01ОС СС 1 0 0 С 0 1 0 1 О 00 5 64 6 О 6 0 6 1 0 0 С О 10 0110 ОООО СССО ОООО 0101 0101 0000 0000 0000 001 0011 ОООО 0000 0000 О 1 ОО 0 ПЕРВЫЙ И ВтОРОй тРИГГЕРЫв С.ЧЕТЧИК строк тест-программы, .четник зон тест-программы, первый) Второй и третий сумматоры, гервый . Второй ре-и-.5 стры, первый и второй треобразоватееи кодов и бееок сум(еато)о(з е(с модулю два, причем вь(ход первого мультиплексо;)аявляется управляющим Выходом устройства и соединен с упра Вляюцезе входоь блока сравнения и со счетным Входом первого триггера Выход которого подключен к г;ервому уг(равляе 0 щему Входу блока сумматоров по модулю два и к счетному вход) счетчика с;рок тест- Е программы, выход которого с(;,",рене)е с вторым входом ееторого;руль". ьплек сор; И П ЕР В ЫМ В ХО Ц О М В Т О Р О Г С С УМн 1 а Т О 13 а выход переноса счетчика строк тест 1 ПрОГраММЫ Ос.дИНЕН СО СЧЕТ)п-.(М ВХ.)ДОЬ 1счетчика зон тест-программы) Вь(хоцКОТОРОГО ПОДЕСЛЮЧ(Н К ВХОДУ .сОД",ЛЯпересчета счетчика стрс(к те т-программы, первому Вхоцу третьего сум -матора и второму Входу третьего мупьти плексора, вьпсод которого соединен с. Вторым Входом су.;) а. ора и,)выход которого под,д счеч к ,.р; "уеравляющему входу б:(ока с, мнЕВ-;по модулю 22 ВЯ 1 Выход коор2) ХВ .ет ся неформа циоеным Вых" цсм уссг ва и соединен с друг.,;нфо )м;"ционными Входами бл зка сра е).с:.ВЕ)11информационные Входь( б; ок,рсв по модульа два сзец;нс",мн преобразователей кодов, .х,е(ТС)ЫХ ПОДКЛЮЕНЫ (.О ЗТ ВЕТС Т Р(Ч(Е с( ЬЬх с д ас Б т о р о г о и т р (з т ь е Г оум "4 а " о в с,Вторые входы к втор ь(х с оеция ены с 1 В; -ходом первого регистра, вторым Вхдомпервого мультиплексора и-.ервьм В 3:д:).ПЕРВОГО СУ.(МВТОРа):ТОРОй .Х;)П К 2ООГО СОЕДИНЕН С ВЬ(Х)ДО ВТОРО СГР СТР а ВЫХОД ПЕРВОГО СХ 26 Мса ТОс 1К 1)Ч=с К ВХС 5) 61" :я: с ".-чика зон тест - еерог 1)216:(161 Вьгх:)д р( -Ч О С Я К О Т О Р ( ) О СР 1с Ч ( В "," Д Ьгс триггера р вьход с.тор)ого (слк.:(ЧЕН К ВТОРОМ., ВХО;Е, "Е Е-.)О.пХР ОИМПУ:Е Ь С ОВ,1594610 Продолжение табл, 1 Содервимое Значение сит" ПоразЗначение ЗначеНомера ячеек памяти нпрорнзцнина выходе нала на выходе преобр.ззо- вателя ряднаясуммасигпа"лоа пг ние 0 0 0 О 0 О с"етчнка триггера 9 сумматора 16 15 11 10 2 1 2 3 Ь подулодва 0 1 0 1 1 0 О 0 1 010 010 0011 0011 0000 0000 0000 ОООО 010 2 0 6 Ь ОО 2 О 6 Ь 0011 2б 5 0011 2 1 6 5 0 0 0 11 0 0 0 1 1 1 0 0 10 О 1 1 0 0 0 0 О 0 1 1 0 01 0 0 0 01О 0 0 О П р и и е ч а н н е. х - отрицательное значение выходного глова,Та блицаСостояние выходов СостояниеВХОДОВ О 0 0 0 0 д о 0 0 1 0О 1 0 1 О 0 1 1 О О 1 1 0 0 0 0 1 1 10 0 0 0 0 0 0 0 О О 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 10 0 О 0 1 1 1 11 1 1 1 11 П р и и е ч а н и е. х - отрицательные Входные вехтораз обраауз 0031 зеся на Выходе сурматоров 15 и 16, при вычитании из меньшего числа большего. 0000 0000 0000 0000 0000 0 1 2 3 0000 ОООО 0000 ОООО 0000 0000 2 х 6 1 0000 2 х б 2 ОООО 2 х б 2 0000 2 х 6 3 0000 2 х 6 31 0 0 0 0 11 0 0 0 1 1 1 1 0 01 10 0 00 О 011 0 1 1 0 1 0 0 0 11 0 О 0О 1 1 0 1 О 0 1 0 1 1 0 1 1 0 0 0 1 О 1 01 Составитель Б.Рудакововач Техред И.Ходанич ктор О орректо зводственно-издатапьский комбинат Патент", г Ужгор ариьа аказ 283 ч НИИПИ Государств 1Тираж 490ного комитет О 35, Москва,Подписноео изобретениям и открытиям при ГКНТ С".35, Раунская наб., д 4/5